新思科技
ASIC Design / Verification, Manager-Sr Manager
ASIC Design / Verification, Manager-Sr Manager
发布于 2 小时前中层管理(经理/总监)
全职员工仅现场办公芯片设计
芯片设计
Asic Design
Ddr
Hbm
Ip Verification
Rtl Design
Uvm
值不值得投
75综合评分
综合评分 75
技术驱动型芯片设计管理岗，强调深度技术专长与团队领导力，行业前景好，但工作强度与WLB可能受限。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3.5万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
32 个在招 · 其中芯片设计 10 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 210 个在招
职位详情
关于这个职位
你将负责高性能内存控制器IP核心的设计与验证工作，并领导一个技术团队
这个职位要求你拥有深厚的芯片设计与验证专业知识，特别是Verilog/System Verilog和UVM方法学，并对HBM/DDR等内存协议有深刻理解
你需要带领团队完成日常设计验证活动，并推动下一代IP产品的技术创新
最低要求
电子工程、电子工程计算机或超大规模集成电路专业学士或硕士学位，拥有15年以上IP核心和/或SOC验证相关经验
具有领导工程师团队并指导他们达成项目里程碑的经验
具备在IP或SoC层面进行复杂设计的RTL设计和/或验证的实践经验
精通Verilog/System Verilog，并具有在UVM环境中开发测试平台的经验
具有HBM/DDR/LPDDR等内存协议经验，并熟悉IP设计和验证工具
精通基于Perl/Python的自动化脚本，并具备出色的沟通和解决问题能力
工作职责
负责可综合DesignWare内核的IP设计和/或验证环境的规格定义、设计/架构和实现
领导团队，指导其完成日常的设计和/或验证活动
作为全球团队的一员，与RTL设计师、架构师和验证工程师紧密合作
理解设计规格，并在单元和系统层面开发RTL代码、测试计划和测试平台
通过有效的回归调试分类和验证活动，确保产品发布里程碑的达成
参与下一代DesignWare HBM IP的开发和实施，培养持续改进和创新的文化
AI 洞察
优缺点分析
优点
- 能直接参与行业前沿的芯片IP核心技术研发，技术积累价值极高
- 在新思科技这样的行业龙头平台，有机会接触全球顶尖的客户和项目
- 兼具技术深度与团队管理职责，职业发展路径宽广
- 台湾新竹是全球半导体产业重镇，行业生态与协作氛围成熟
- 芯片设计验证技术迭代快，需持续学习以保持技术领先性
- 在全球化协作与多站点环境中，对沟通效率与跨文化协作能力要求高
- 拥有超过15年芯片设计验证经验，并已展现出技术领导力的资深工程师
- 你既追求技术上的精深，也享受带领团队攻克难关、交付成果的过程，并乐于在全球化环境中工作
缺点 / 挑战
- 作为经理，需平衡高强度的技术攻关与团队管理、项目交付压力
角色解读
- 在技术深度上，可成为特定领域（如高速接口、内存子系统）的首席技术专家
- 在管理广度上，可向更高级别的技术管理岗位发展，如设计总监或技术VP
- 凭借对行业IP产品的深入理解，也可转向技术战略规划或客户解决方案架构方向
- 领导芯片IP设计与验证团队，负责技术方向与任务分配
- 亲自参与复杂芯片（如内存控制器）的RTL编码、验证平台构建与调试
- 确保团队按时交付高质量、符合标准的IP产品
- 与架构师、设计师等全球同事协作，推动下一代技术产品的研发
- 精通Verilog/System Verilog等硬件描述语言和UVM验证方法学
- 深刻理解HBM/DDR等高速内存协议及相关的IP设计验证流程
- 具备超过15年的芯片设计或验证实战经验，能独立解决复杂技术问题
- 优秀的团队领导、项目管理和跨部门沟通协调能力
申请策略
- 深入研究新思科技的DesignWare IP产品线，特别是其内存控制器相关的IP，了解其技术特点和市场定位
- 准备一个能体现你‘技术+管理’双重能力的具体案例故事
- 详细阐述你主导或深度参与的复杂芯片IP设计/验证项目，突出技术难点与你的解决方案
- 量化你的团队管理经验，如团队规模、项目交付成果、人才培养等
- 明确列出你精通的EDA工具、验证方法学（UVM）和内存协议（HBM/DDR）
- 强调你在Perl/Python自动化脚本方面提升验证效率的具体实践
- 深入研究下一代内存协议（如HBM3）的最新技术规范与验证挑战
- 学习并实践更先进的验证方法学和工具，以提升复杂系统的验证效率与完备性
面试指南
- 使用STAR原则（情境、任务、行动、结果）结构化地讲述你的项目经历
- 结合具体技术细节（如UVM环境搭建、覆盖率收敛策略、RTL调试）来展示你的技术深度
- 在回答管理类问题时，突出你的协调、激励和决策能力，并举例说明
- 请描述一次你领导团队解决一个极其复杂的芯片验证问题的经历
- 你如何确保你的团队在高压下仍能按时交付高质量的IP产品？
- 谈谈你对当前主流内存协议（如HBM、DDR5）技术挑战的理解
- 作为经理，你如何平衡自己的技术贡献和团队的管理工作？
- 复习Verilog/System Verilog和UVM的高级特性，准备应对可能的深度技术提问
职位点评
薪资福利70
成长发展95
工作生活50
使命价值85
薪资福利
70中等
作为行业龙头的资深技术管理岗，预计能提供有市场竞争力的薪酬。但因工作地点在台湾，具体薪资范围需与HR确认。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
95较高
该职位是前沿芯片IP设计与验证的技术核心，能提供极高的技术深度成长和领导团队管理经验的双重发展机会。
技术前沿前沿/新兴技术
技术栈HBM、DDR/LPDDR、System Verilog、UVM、ASIC Design、IP Verification、RTL Design
业务类型ambiguous
工作生活
50较低
工作地点位于台湾新竹科学园区，属于典型的产业园办公环境。高强度的技术研发与管理职责可能影响工作与生活的平衡。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
从事半导体芯片核心IP的设计，是支撑整个数字世界的基础技术，具有显著的行业影响力和社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号driving the successful design and verification of high-performance memory controller IPs、contributing to the advancement of cutting-edge technology
创新程度开拓性创新（行业首创）
新思科技 的其他在招职位
相似职位推荐
Watch Jobs