高通
DRAM Verification Engineer, Up to Sr. Staff
DRAM Verification Engineer, Up to Sr. Staff
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic验证
Ddr/Lpddr
Dram
Hbm
Sva
Systemverilog
Uvm
覆盖率驱动验证
值不值得投
77综合评分
综合评分 77
资深芯片验证岗，技术栈深、职责清晰，WLB与福利信息未披露需确认
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
18.0万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 330 个在招 · 其中芯片设计 12 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 240 个在招
职位详情
关于这个职位
该职位在高通定制内存与STCO团队负责下一代定制DRAM及内存子系统的验证工作
你将使用SystemVerilog/UVM搭建验证环境，覆盖DRAM功能、协议时序、低功耗与覆盖率闭环，并与设计、架构和硅片团队协作定位问题
适合具备ASIC验证经验、希望深入内存子系统验证的工程师
最低要求
电气工程、计算机工程、计算机科学或相关专业学士/硕士/博士学历
具备 SystemVerilog 和 UVM 经验
深入理解数字设计与验证方法学
具备仿真、调试、断言和覆盖率驱动验证经验
学士学历需具备 6 年以上 ASIC 设计、验证、验证整合或相关工作经验
或硕士学历需具备 5 年以上相关经验
或博士学历需具备 4 年以上相关经验
自我驱动，具备良好的沟通能力和团队协作精神
具备较强的问题解决与分析能力
能够独立工作并具备团队合作能力
工作职责
为 DRAM 和内存子系统开发 SystemVerilog/UVM 验证环境
制定验证计划，编写约束随机测试、检查器、记分板、SVA 断言和功能覆盖率
验证 DRAM 功能，包括读写、刷新、模式寄存器、初始化、训练、时序和低功耗状态
验证内存控制器/DRAM 接口以及复杂协议和时序交互
推动功能覆盖率、代码覆盖率和断言覆盖率达到闭环
调试 RTL 和门级仿真失败，并支持 SDF/GLS 验证
与设计、架构和硅片团队合作，复现并定位流片前和流片后问题
优先资格
具备 DRAM、DDR、LPDDR、HBM 或定制内存架构经验
了解 DRAM 命令、时序、刷新、训练和功耗管理
具备 SVA、形式验证、CDC/RDC、GLS/SDF 或低功耗验证经验
具备 Python、Perl、Tcl 或 shell 脚本经验
具备较强的问题解决、调试和沟通能力
AI 洞察
优缺点分析
优点
- 直接参与下一代定制DRAM与内存子系统，技术方向聚焦且积累深
- 覆盖UVM、DRAM协议、覆盖率闭环、GLS/SDF等完整验证链路，技能栈扎实
- 与架构、设计和硅片团队协作，能接触流片前后完整问题定位
- 半导体与AI计算基础设施长期需求较强，岗位经验可迁移
- DRAM协议、时序与低功耗状态复杂，调试和覆盖率闭环需要耐心与系统性方法
- 需同时处理RTL与门级仿真问题，对仿真工具和波形分析能力要求高
- 适合具备ASIC验证基础、愿意长期深耕内存子系统，并享受复杂问题调试的工程师
缺点 / 挑战
- 资深岗位需独立承担验证闭环，项目节奏与跨团队协作压力不可忽视
角色解读
- 可从验证工程师向资深/Staff/Senior Staff技术专家发展，深耕DRAM与内存子系统验证
- 可拓展到架构验证、硅片验证、验证方法学或团队技术负责人方向
- 在AI与高性能计算芯片需求增长下，内存子系统验证经验具备较强跨平台迁移价值
- 为定制DRAM与内存子系统搭建SystemVerilog/UVM验证环境，制定验证计划并编写约束随机测试
- 覆盖DRAM读写、刷新、模式寄存器、初始化、训练、时序与低功耗状态，并验证内存控制器接口和复杂协议交互
- 推动功能/代码/断言覆盖率达到闭环，调试RTL与门级仿真问题
- 与设计、架构和硅片团队协作，定位流片前后问题
- 熟悉SystemVerilog、UVM、SVA与覆盖率驱动验证方法学
- 理解数字设计、DRAM/DDR/LPDDR/HBM协议、时序与低功耗机制
- 具备RTL/门级仿真调试、GLS/SDF、CDC/RDC或形式验证经验
- 掌握Python/Perl/Tcl等脚本语言，具备较强问题分析与沟通能力
申请策略
- 投递时明确匹配Staff/Senior Staff级别，突出独立负责验证闭环的深度
- 了解高通定制内存与STCO团队的业务方向，准备与AI/连接计算相关的内存需求背景
- 突出SystemVerilog/UVM验证环境搭建、测试平台组件和覆盖率闭环经验
- 量化DRAM/DDR/LPDDR/HBM相关验证模块、协议特性或低功耗场景
- 展示SVA、GLS/SDF、CDC/RDC、形式验证或脚本自动化成果
- 强调跨设计/架构/硅片团队定位问题的案例
- 系统复习DRAM命令、时序、刷新、训练和低功耗状态，准备协议细节问答
- 补强UVM高级用法、SVA断言与覆盖率收敛策略，并熟悉GLS/SDF流程
面试指南
- 用STAR结构描述项目背景、验证目标、你负责的模块和最终覆盖率/问题收敛结果
- 技术问题按“协议机制—验证计划—激励/检查—覆盖率—调试”顺序回答
- 调试问题强调波形、日志、断言、复现环境和跨团队定位过程
- 请介绍你搭建过的SystemVerilog/UVM验证环境及覆盖率收敛方法
- 如何验证DRAM的初始化、训练、刷新、模式寄存器和低功耗状态？3. 遇到RTL与门级仿真结果不一致时，你如何定位问题？4. 如何设计SVA断言和scoreboard来检查内存控制器/DRAM接口协议？5. 你如何推动功能、代码和断言覆盖率闭环？
- 准备1-2个完整UVM验证平台案例，能讲清组件划分、激励、scoreboard和覆盖率策略
- 复习DRAM/DDR/LPDDR/HBM协议与时序，准备白板分析场景
- 熟悉GLS/SDF、CDC/RDC、形式验证和脚本自动化中的至少一项加分技能
职位点评
薪资福利78
成长发展87
工作生活58
使命价值80
薪资福利
78中等
JD未披露薪资与福利，但资深半导体验证岗位通常具备较好的薪酬竞争力；具体待遇需与HR确认。
薪资信号未披露（AI估算：1.3–23.0万/月）
成长发展
87较高
岗位覆盖UVM、DRAM协议、覆盖率闭环与GLS/SDF等，技术栈深，但JD未明确培训或晋升机制。
技术前沿主流现代技术
技术栈SystemVerilog、UVM、SVA、DRAM、DDR、LPDDR、HBM、functional coverage、CDC/RDC、GLS/SDF、Python、Perl、Tcl
业务类型ambiguous
工作生活
58较低
JD未提及远程办公、弹性工时或加班情况，工作模式与WLB需向HR确认。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
岗位面向下一代定制DRAM与内存子系统，处于AI与连接计算的基础硬件环节，技术价值明确；社会影响更多体现为产业基础支撑。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号unlocked edge AI、connected computing、transform industries、create jobs、enrich lives、world-changing technologies
创新程度积极采用新技术
高通 的其他在招职位
相似职位推荐
Watch Jobs