Applications Engineering, Staff Engineer - DFT

优缺点分析

角色解读

• 在 EDA 原厂做 AE，可以沿着技术专家路线成长为资深/首席应用工程师或解决方案架构师，负责更大客户与更复杂的方法学方案
• 也可以转向产品线管理、研发或技术支持管理岗，因为岗位天然横跨客户、研发与产品三方
• 长期积累的 DFT 方法学与客户项目经验在芯片设计行业通用性很强
• 作为 EDA 厂商的应用工程（AE）角色，深入客户芯片项目，评估其 DFT 方法学与设计流程并给出改进建议
• 具体包括 Memory/SCAN 测试架构规划、DFT IP 插入、pattern 生成与验证流程的咨询与落地支持
• 同时把客户需求反馈给解决方案架构师与研发团队，推动定制化方案交付
• 硬核的 ASIC DFT 功底是前提：熟悉 SCAN、Memory BIST、ATPG、DFT IP 插入与 pattern 验证，能读懂波形并调试仿真问题
• 需要扎实的 Verilog/SystemVerilog 与 STA 理解，熟悉主流 DFT 工具链
• 此外要具备面向客户的英文沟通与方案讲解能力，能把技术问题讲清楚

申请策略

• 这个岗位本质是面向客户的技术支持，简历和面试中要体现“解决问题 + 服务意识”，而不只是设计执行能力
• 建议提前了解新思科技测试产品线的定位与主要客户群，思考自己如何在客户现场创造价值
• 重点写清参与过的芯片项目规模、工艺节点，以及在 DFT 流程中具体负责的环节（SCAN 压缩、MBIST、ATPG coverage 提升、pattern 验证与硅后 debug）
• 量化成果，如测试覆盖率提升、测试时间/成本下降、量产良率改善等
• 突出跨团队协作与对外支持经历，以及英文工作场景（海外团队对接、客户会议、文档撰写）
• 梳理并补强 ATPG、MBIST、Boundary Scan、压缩扫描等具体方法学的原理与工具操作细节，准备能讲透的案例
• 若有 DDR/LPDDR 相关接口测试经验可重点补齐，这是 JD 明确的加分项
• 提前熟悉新思科技 Test Automation（TetraMAX/DFTMAX 等）工具链的概念与流程

面试指南

• 技术题用「背景—方案—权衡—结果」结构：先说清芯片规模、工艺与约束，再讲你选择的 DFT 架构与理由，最后给出覆盖率/测试时间/成本等量化结果
• 客户类问题用「先理解诉求—再对齐技术边界—最后给出可选方案」的思路，突出沟通与推动能力
• 英文题建议提前准备 1-2 分钟的项目自述模板
• 请介绍一个你主导过的 ASIC DFT 项目，测试架构是如何规划的，覆盖率如何收敛？
• 遇到 ATPG 覆盖率上不去或 pattern 仿真不通过时，你的排查思路是什么？
• 客户的设计流程与你们推荐的方法学冲突时，你会如何沟通和推进？
• 你对 SCAN 与 Memory BIST 的取舍如何判断？DDR/LPDDR 接口测试有什么特殊之处？
• 请用英文简要介绍一次你向客户或跨部门团队做技术方案讲解的经历