台积电
【2027 TSMC RDSS&AO】Design and Technology Platform Engineer (DTP)
【2027 TSMC RDSS&AO】Design and Technology Platform Engineer (DTP)
发布于 4 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Advanced Process Node
Dft
Dtco
Ic Layout
Physical Design
Pnr
Sram
Standard Cell
Tcl/Python
值不值得投
薪资怎么样
7.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
36 个在招
市场机会
选择面较广
新竹 · 芯片设计 · 约 240 个在招
职位详情
关于这个职位
该职位属于台积电设计与技术平台，面向2027年招募，覆盖物理设计、标准单元、版图、DFT、SRAM及设计流程等多个技术方向
你将与IC设计工程师和研发团队协作，把先进制程新模块从研发推进到量产，并支持全球客户新产品快速导入
最低要求
职位描述未单独列出最低任职要求，学历、专业与工作年限均未注明
各方向需具备对应技能基础：物理设计需掌握 netlist-to-GDS 全流程（floorplan、PNR、时序收敛、IR/EM、版图/形式验证、tape-out）
标准单元需了解 library characterization、标准库生成与QC、RC寄生提取及APR分析
版图需具备先进制程 Std. cell/Memory/AMS/IO 版图能力
FE design & DFT 需具备 Tcl、Python、C-shell 等编程能力
SRAM需了解先进节点SRAM及RRAM/MRAM
设计流程需了解PDK、DRC/LVS/RC tech file与自动化开发
工作职责
物理设计工程师：负责完成从 netlist 到 GDS 的完整物理设计步骤，包括 floorplan、PNR、时序收敛、IR/EM 分析、版图验证、形式验证及其他 tape-out 相关任务
在优秀团队中使用先进制程节点设计先进芯片，并满足高标准设计要求
标准单元工程师：(1) 面向先进技术节点开展 library characterization 的 pathfinding
(2) 支持工业标准库套件的生成与 QC
(3) 开发内部库生成流程和/或工具
(4) 进行 RC 寄生提取分析及 APR 相关分析
版图工程师：(1) 先进技术（Std. cell/Memory/AMS/IO）的 IC 版图设计
(2) 新技术版图结构开发
(3) 新技术开发 pathfinding
(4) 客户沟通与版图支持
(5) 设计与技术协同优化（DTCO）
(6) 版图与物理设计的 AI 及自动化
系统与芯片设计解决方案开发：请参考招聘链接（JD未展开具体职责）
FE design & DFT：(1) 先进节点测试芯片开发，包括物理设计（APR）、逻辑综合和 DFT（Scan insertion + ATPG）
(2) 测试芯片设计流程开发，需要 Tcl、Python、C-shell 等编程技能
(3) 先进节点 PPA 评估的技术基准测试
(4) DTCO pathfinding 与开发
SRAM 工程师：(1) 面向移动、高性能计算、IoT、汽车应用的先进节点 SRAM 设计
(2) RRAM/MRAM 等新兴存储器开发
(3) 存内计算研发
设计流程/方法学：(1) 先进技术 PDK 与 tech file（DRC、LVS、RC 等）开发及技术支持
(2) 先进技术设计开发流程开发及技术支持
(3) 自动化程序开发，以支持设计套件与流程开发、生产力和质量
AI 洞察
优缺点分析
优点
- 直接接触台积电最先进的模块技术与制程节点，技术视野前沿
- 岗位覆盖物理设计、标准单元、版图、DFT、SRAM、设计流程等多个方向，选择空间大
- 有机会与全球IC设计生态伙伴协作，理解客户产品与量产需求
- 台积电平台能为后续职业发展提供较强的行业背书
- 先进节点物理设计、版图和DFT复杂度高，对时序、PPA和验证质量要求严格
- 新技术、新EDA流程持续演进，需要保持较强的自学能力
- 适合微电子、集成电路、电子工程等背景，愿意在先进制程芯片设计方向长期深耕，并能接受高技术复杂度与跨团队协作的候选人
缺点 / 挑战
- 需要同时理解设计、工艺和客户需求，跨团队沟通与项目推进压力不小
角色解读
- 可从单一技术方向工程师成长为物理设计、版图、DFT、SRAM或设计流程领域的资深专家
- 积累先进制程与客户协作经验后，可转向DTCO、设计方法学、技术项目管理或客户技术方案岗位
- 在台积电先进制程平台积累的经验，在IC设计、EDA和半导体生态中具备较强迁移价值
- 参与先进制程新模块的研发与pathfinding，把IC设计需求转化为可量产的物理设计、版图、标准单元或DFT方案
- 在物理设计、标准单元、版图、DFT、SRAM、设计流程等方法中承担一个或多个技术方向
- 与IC设计工程师、研发团队及全球客户协作，支持新产品快速导入并确保PPA竞争力
- 开发自动化流程与设计方法学，提升设计套件、流程和生产效率
- 掌握从netlist到GDS的物理设计流程，包括floorplan、PNR、时序收敛、IR/EM和验证
- 熟悉先进制程版图、标准单元library characterization、DFT/ATPG或SRAM设计中的至少一个方向
- 具备Tcl、Python、C-shell等脚本编程能力，能开发或维护设计自动化流程
- 理解先进节点PPA、DTCO、PDK/DRC/LVS/RC等设计技术文件与协同优化方法
申请策略
- 关注台积电2027校招/RDSS时程，尽早准备英文简历与项目材料
- 了解DTP团队业务和台积电先进制程路线，在申请中说明你偏好的技术方向
- 突出芯片设计相关项目经历，说明你负责的物理设计、版图、DFT、SRAM或流程开发环节
- 用量化结果展示PPA、时序收敛、面积优化、验证通过率或自动化效率提升
- 列出Tcl、Python、C-shell、EDA工具和先进制程相关经验
- 体现与设计、工艺、客户或跨团队协作的经历
- 系统复习netlist-to-GDS流程、时序收敛、IR/EM、DRC/LVS和tape-out检查
- 补强Tcl/Python脚本与EDA流程自动化能力，准备可展示的小工具或项目
面试指南
- 用“项目背景—你的任务—采取的方法—结果与复盘”的结构回答，突出技术细节和个人贡献
- 技术问题先讲原理和流程，再结合项目案例说明取舍与验证方法
- 方向选择问题结合个人项目、技能积累和长期规划，表达对先进制程与客户协作的兴趣
- 请说明从netlist到GDS的物理设计流程，你在项目中具体负责哪些环节？
- 遇到setup/hold时序违例时，你会如何定位并修复？
- 解释标准单元library characterization的关键步骤，以及RC提取对APR的影响
- DFT中scan insertion与ATPG的基本流程是什么？你如何保证测试覆盖率？
- 为什么选择台积电DTP和先进制程方向？你更希望从事哪个技术方向？
台积电 的其他在招职位
相似职位推荐
Watch Jobs