长鑫存储
DRAM数字电路设计工程师-Digital Circuit Design Engineer (J21558)
DRAM数字电路设计工程师-Digital Circuit Design Engineer (J21558)
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Cmos
Dft
Dram
Virtuoso
全定制电路
数字电路设计
版图设计
值不值得投
薪资怎么样
3.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1940 个在招 · 其中芯片设计 约 150 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 140 个在招
职位详情
关于这个职位
该岗位负责DRAM芯片中全定制数字电路的设计与验证：从Datasheet和内部spec出发，搭建Block与Fullchip仿真环境，完成电路设计、版图规划、性能优化与流片交付，并在硅片级调试中快速定位失效根因
你将与测试、工艺、版图等上下游团队协同推进芯片开发闭环，是存储芯片研发链条上的核心设计角色
最低要求
教育背景与专业知识：本科及以上学历，微电子、集成电路、电子工程等相关专业
系统掌握数字电路原理及CMOS器件特性，能独立分析DRAM架构与测试流程
专业技能与资格：能使用Virtuoso、Spectre、Hspice、Calibre等EDA工具完成全定制数字电路设计与仿真验证
能使用Python、Excel等工具整理仿真数据并评估性能
能使用版图设计工具完成DRC/LVS检查
具备DFT设计能力（如BIST、扫描链等）更佳
行业与专业经验：具有2年以上全定制数字电路设计经验，或具备模拟电路设计/ASIC电路设计经验
若为应届生，需在面试中展示等效的数字电路设计项目成果
项目/任务成果：主导过至少1个数字电路模块从spec定义、仿真验证到版图交付的全流程任务，并成功流片或达到设计目标
其他要求：具有跨部门沟通协作能力，能协同测试、工艺器件、版图等团队高效完成芯片开发
具有逻辑分析与数据挖掘能力，能基于仿真数据定位电路问题
能主动学习新技术并适应动态研发节奏
能撰写规范的技术文档
工作职责
Spec研究与设计环境搭建：深入分析DRAM Datasheet及内部spec，分解研发任务并制定量化的电路设计方案，主导搭建覆盖Block及Fullchip的仿真测试环境，同时跟踪行业技术趋势为设计创新提供输入
Block电路仿真与性能评估：建立功能与关键性能参数的仿真模型，基于电路原理构建多场景测试环境
使用Python、Excel等数据分析工具处理大量仿真数据，提炼核心结论，系统评估电路性能基线
全定制电路设计与交付：依据功能需求制定设计目标，主导版图规划并明确关键信号的走线与物理实现标准
持续优化电路功能与性能，管控设计与进度风险，按高质量要求完成设计交付
新功能电路开发与验证：独立承担新功能电路从需求理解、电路设计到全流程性能验证，识别潜在风险并给出优化方案，保障设计鲁棒性
芯片集成调试与协同：在Fullchip仿真及Silicon系统级调试中快速定位失效根因，提出可落地的电路优化措施
协同测试、工艺、版图等上下游团队，共同推进芯片开发闭环并沉淀失效分析方法
优先资格
具备DFT设计能力（如BIST、扫描链等）更佳
AI 洞察
优缺点分析
优点
暂无明确优点
缺点 / 挑战
暂无明显挑战项
角色解读
- 存储芯片属于半导体核心赛道，DRAM设计经验稀缺性强，技术积累具备较高行业壁垒
- 岗位覆盖spec定义、仿真、版图、流片到硅后调试的完整闭环，成长曲线陡峭、能力面广
- 公司为国内DRAM主要厂商，处于产能与工艺持续爬坡阶段，设计岗有较多实战流片机会
- 合肥、上海两地可选，上海研发点提供一线城市的发展与生活选择
- 全定制电路设计对精度要求极高，仿真数据量大、迭代频繁，需要较强的耐心与细致度
- 流片节点与项目节奏强绑定，硅后调试阶段可能面临时间压力与跨部门协调压力
- 需要同时与工艺、版图、测试等多团队协作，沟通成本与技术翻译能力要求较高
- 适合有2年以上模拟或全定制数字电路设计经验、做过完整模块流片，希望在存储芯片方向长期深耕的工程师
- 从单模块（Block）设计逐步成长为Fullchip级电路负责人，掌握存储芯片整体设计方法
- 可向资深设计专家/技术专家路线发展，深耕DRAM高速接口、感放、电荷泵等核心电路方向
- 积累流片与硅后调试经验后，也可转向设计团队管理、芯片架构定义或跨部门技术统筹岗位
- 负责DRAM芯片中全定制数字电路从spec解读、方案制定到电路实现的全流程设计工作
申请策略
暂无内容
面试指南
暂无内容
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs