新思科技
Analog Design Engineer
Analog Design Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Cmos
Pll
Serdes
Spice仿真
模拟电路设计
混合信号Ic
电路验证
值不值得投
70综合评分
综合评分 70
芯片IP平台、SerDes技术含量高、成长性强，但薪资与WLB信息未披露。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
49 个在招 · 其中芯片设计 15 个
市场机会
选择适中
武汉 · 芯片设计 · 27 个在招
职位详情
关于这个职位
作为模拟设计工程师，你将加入新思科技SerDes IP研发团队，参与高速模拟与混合信号集成电路的设计、实现、验证和调试，并与版图工程师及跨职能团队协作，基于先进工艺开发创新IP
最低要求
微电子、通信、自动控制及电子相关专业
扎实理解电路分析、验证和IC设计技术
具备原理图输入、IC版图和SPICE仿真工具经验
在Bandgap/regulator/comparator/OPA/PLL/OSC/SerDes中一个或多个领域有混合信号设计经验
良好的英语沟通能力
工作职责
参与模拟设计和混合信号IP设计，尤其是高速SerDes设计
与来自不同背景的模拟和数字设计人员组成的跨职能团队合作
基于领先工艺设计创新的模拟与混合信号集成电路
设计、实现、验证和调试混合信号电路
与版图工程师合作进行floor plan和版图优化
优先资格
两年以上混合信号电路设计工作经验
具备硅片调试经验
有Verilog-A使用经验
AI 洞察
优缺点分析
优点
- 直接参与高速SerDes和先进工艺混合信号IP，技术积累稀缺
- 公司提供完整IC设计工具和自研工具，并有经验丰富的CAD团队支持
- 跨职能协作环境有利于拓展模拟、数字、版图与系统视野
- 芯片IP服务于AI、5G、汽车电子等应用，行业前景较好
- 模拟/混合信号设计对电路理论、仿真和版图细节要求高，学习曲线陡
- JD未披露薪资、办公模式与WLB，需在沟通中确认实际工作节奏
- 适合电路基础扎实、愿意长期深耕模拟/混合信号芯片设计，并看重技术平台与成长空间的求职者
缺点 / 挑战
- 需要与多团队协作并承担验证/调试压力，问题定位可能复杂
角色解读
- 从模块级模拟设计逐步承担SerDes IP整体架构与系统级设计
- 积累硅片调试、版图优化和先进工艺经验，向资深模拟设计/技术专家发展
- 可拓展至混合信号IP负责人、系统架构或跨职能技术管理方向
- 参与高速SerDes模拟与混合信号IP的电路设计、实现、验证和调试
- 与模拟/数字设计、版图、CAD等跨职能团队协作，完成floor plan与版图优化
- 围绕Bandgap、regulator、comparator、OPA、PLL、OSC等混合信号模块开展设计工作
- 扎实的电路分析、IC设计与SPICE仿真能力
- 熟悉原理图输入、IC版图工具及CMOS/双极/无源器件/互连失效模式
- 具备至少一个混合信号模块设计经验，如Bandgap/regulator/comparator/OPA/PLL/OSC/SerDes
- 良好英语沟通与跨团队协作能力
申请策略
- 了解新思科技Silicon IP业务和SerDes IP的应用场景，面试中体现对IP产品的理解
- 投递后主动与HR确认工作地点、薪资结构、办公模式与团队方向
- 突出微电子/电子相关专业背景及电路分析、IC设计课程/项目
- 量化展示SerDes、PLL、Bandgap、OPA等混合信号模块设计、仿真和版图经验
- 写明SPICE、原理图输入、IC layout工具及Verilog-A/硅片调试经验（如有）
- 体现跨团队协作和英语沟通能力，如与数字/版图团队合作或英文项目汇报
- 复习CMOS/双极器件、无源结构、互连失效模式与高速电路基础
- 准备一个完整的混合信号模块设计案例，涵盖规格、仿真、版图和后仿
面试指南
- 用STAR结构描述项目：背景/目标、你的职责、设计方法、仿真/测试结果与反思
- 技术问题按“指标定义—电路原理—仿真验证—版图/寄生—调试改进”的逻辑回答
- 对不熟悉的问题说明分析思路，并联系电路基础和工具使用经验
- 请介绍一个你主导或参与的混合信号电路设计项目，说明规格、架构和仿真结果
- 如何分析Bandgap/regulator/OPA/PLL等电路的稳定性、噪声和功耗？在版图阶段如何与版图工程师协作，处理寄生、匹配和可靠性问题？遇到过硅片调试问题吗？如何定位和解决？为什么选择SerDes IP方向？你对高速接口设计有哪些理解？
- 复习高速模拟/混合信号核心模块和SPICE仿真设置，准备项目细节
- 熟悉SerDes基本架构、信号完整性、抖动/噪声等基础概念
- 准备英文自我介绍和项目介绍，展示跨团队沟通能力
职位点评
薪资福利60
成长发展88
工作生活55
使命价值82
薪资福利
60中等
JD未披露薪资和福利，无法直接判断待遇竞争力；具体薪酬、奖金与福利需在沟通中确认。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
88较高
直接参与高速SerDes模拟/混合信号IP研发，技术栈先进且跨团队协作强，成长空间较大；JD未明确培训或晋升机制。
技术前沿前沿/新兴技术
技术栈SerDes、Analog/Mixed-Signal、SPICE、IC Layout、PLL、Verilog-A、CMOS、Silicon Debug
业务类型ambiguous
工作生活
55较低
JD未提及办公模式、弹性或加班情况，WLB信息不足；工作地点在武汉，通勤与作息需与HR进一步确认。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
82较高
岗位处于芯片IP与高速接口方向，服务于AI、5G、汽车电子等关键应用，技术价值和社会影响力较强；个人意义感取决于对硬件研发的认同。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号innovations that change the way we work and play、Era of Smart Everything、passion for innovation
创新程度积极采用新技术
新思科技 的其他在招职位
相似职位推荐
Watch Jobs