英伟达
ASIC Physical Design Engineer - New College Grad 2027
ASIC Physical Design Engineer - New College Grad 2027
发布于 5 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic
Eda
Tcl
形式验证
时序收敛
物理设计
综合
值不值得投
80综合评分
综合评分 80
AI芯片前沿赛道、先进工艺与完整PD流程，成长性强，但WLB信息不明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
4.0万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 510 个在招 · 其中芯片设计 58 个
市场机会
选择面较广
上海 · 芯片设计 · 约 480 个在招
职位详情
关于这个职位
面向2027届毕业生的ASIC物理设计岗位，负责从RTL冻结到流片前的综合、形式验证、约束定义、时序收敛与签核，并与前后端团队协作在先进工艺下实现高性能低功耗芯片，同时参与流程自动化与方法学建设
最低要求
电子工程或微电子硕士（或同等经验）
具备IC设计实现项目经验
修读过电路设计、数字设计课程
具备熟练的英文读写能力
工作职责
芯片集成与网表生成
综合
RTL/网表质量检查
形式验证
约束创建与验证、时序预算
与ASIC团队协作分析/解决特殊时序问题
跨团队协作实现芯片分区与布局规划
与PR工程师协作实现分区和全芯片时序收敛
实现特殊模式时序收敛，如IO、测试、时钟、异步等
Function ECO创建
开发并改进从前端（布局前）到后端（布局后）的完整时序收敛流程
上述领域的流程自动化开发
上述领域的方法学研究与方法论工作
优先资格
有Synopsys（DC/PT/Formality）或Cadence（RC compiler/LEC）EDA软件实操经验者优先
熟练使用Python或TCL者优先
AI 洞察
优缺点分析
优点
- 岗位覆盖综合、形式验证、时序签核到流程自动化的完整PD链路，技术积累系统
- 接触先进工艺和AI加速芯片设计，方向前沿且工程实践价值高
- 跨团队协作多，有利于建立从RTL到后端的全局视野
- 先进工艺下的时序收敛和签核复杂度高，需要较强的工程分析与问题定位能力
- 需要同时理解设计、工艺与EDA工具，学习曲线较陡
- 适合电子/微电子背景扎实、愿意长期深耕芯片物理设计、并能适应多团队协作和工程细节打磨的应届硕士毕业生
缺点 / 挑战
- 流片节点压力可能带来阶段性高强度工作，具体节奏需与团队确认
角色解读
- 从校招新人逐步成长为独立负责模块/分区时序收敛的PD工程师
- 深入先进工艺、低功耗和高频设计方法学，向资深PD或技术专家方向发展
- 积累全芯片签核与流程自动化经验后，可拓展到芯片实现架构、方法学或项目管理方向
- 负责芯片从RTL冻结到流片前的物理设计实现，包括芯片集成、网表生成与综合
- 完成形式验证、约束定义与验证、时序预算和时序收敛/签核
- 与PR工程师及跨团队协作，处理分区、布局规划和特殊模式时序问题
- 参与时序收敛流程自动化开发与方法学研究，提升先进工艺下的设计效率和质量
- 扎实的数字电路、电路设计和IC设计实现基础，理解综合、形式验证与时序分析
- 熟悉EDA工具，如Synopsys DC/PT/Formality或Cadence RC compiler/LEC
- 具备Python或TCL脚本能力，用于流程自动化和数据处理
- 良好的英文读写与跨团队沟通能力，能在先进工艺项目中协作推进问题闭环
申请策略
- 关注英伟达在AI加速计算和先进芯片方向的产品与团队动态，在简历和面试中体现技术热情
- 投递前确认2027届校招时间线与工作地点，准备好成绩单、项目材料和英文简历
- 突出IC设计实现相关项目，说明综合、形式验证、时序收敛或脚本自动化中的具体贡献
- 列出EDA工具使用经验，如DC/PT/Formality、RC compiler/LEC，并量化项目规模或收敛效果
- 展示Python/TCL自动化成果，如流程脚本、数据分析或报告生成
- 体现数字电路/电路设计课程基础和英文技术文档阅读能力
- 系统复习静态时序分析、时钟树、约束和低功耗设计基础
- 用课程或开源项目补强Python/TCL脚本，能完成简单流程自动化
面试指南
- 用STAR结构讲项目：背景、任务、行动、结果，突出你亲手完成的工作和debug过程
- 技术问题先给结论再展开原理，结合项目实例说明如何取舍时序、面积和功耗
- 行为问题围绕学习能力、跨团队协作和长期深耕芯片方向的意愿展开
- 请介绍一个你参与过的IC设计实现项目，具体负责哪一环节？2. 综合、形式验证和时序收敛分别解决什么问题？3. 遇到setup/hold违例时，你会如何定位和修复？4. 你如何使用Python/TCL提升设计或验证效率？5. 为什么选择ASIC物理设计方向，以及为什么想加入英伟达？
- 复习数字电路、CMOS基础、STA、综合和形式验证核心概念，准备白板推导或手算时序
- 整理1-2个能深入讲解的IC项目，准备工具使用、问题定位和脚本自动化细节
- 准备英文自我介绍和技术术语表达，了解先进工艺PD的常见挑战
职位点评
薪资福利78
成长发展92
工作生活55
使命价值90
薪资福利
78中等
JD未披露薪资和福利，正式全职校招岗位的补偿信息需通过面试与offer确认；整体吸引力主要取决于最终薪酬方案。
薪资信号未披露（AI估算：3.0千–5.0万/月）
成长发展
92较高
岗位覆盖综合、形式验证、时序收敛、流程自动化与方法学，先进工艺和完整后端流程对新人成长价值高。
技术前沿前沿/新兴技术
技术栈ASIC、Physical Design、Synthesis、Formal Verification、Timing Closure、EDA、Python、TCL、RTL、Netlist
业务类型profit_center
工作生活
55较低
JD未提及远程/弹性办公、双休或加班情况；岗位需与前后端团队紧密协作，具体工作节奏需向招聘方确认。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
90较高
职位处于AI加速计算与先进芯片设计方向，JD强调定义下一代计算并产生全球影响，技术使命感和行业前景较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号define the next era of computing、lasting impact on the world、AI
创新程度开拓性创新（行业首创）
英伟达 的其他在招职位
相似职位推荐
Watch Jobs