
普通员工/个人贡献者
综合评分 78
顶尖硬件平台、技术前沿驱动、成长空间广阔,侧重长期职业发展与行业影响力塑造。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估,方便横向比较。
薪资怎么样
5.0万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
50 个在招 · 其中芯片设计 2 个
市场机会
选择适中
台北 · 芯片设计 · 18 个在招
该职位主要负责思科下一代交换系统核心ASIC芯片的功能验证与质量保障
电子工程(EE)或通信工程(CE)学士或硕士学位
设计UVM/SystemVerilog测试平台
具备Python、Perl、TCL、shell脚本编程经验者优先
优点
缺点 / 挑战
思科作为上市巨头提供具有市场竞争力的薪酬与完善福利体系,但具体薪资范围未披露,整体补偿性动机满足度较高。
岗位聚焦下一代交换系统核心ASIC验证,技术栈前沿且公司提供全球化成长平台,发展性动机满足度高。
硬件验证岗位通常需驻场操作仿真设备与调试仪器,工作模式未明确提及弹性安排,生活化动机满足度中等。
职位直接参与构建支撑全球互联网与AI基础设施的核心交换芯片,社会与技术影响力显著,意义感动机满足度高。
思科 的其他在招职位