台积电
Pathfinding for System Integration (PSI) Intern
Pathfinding for System Integration (PSI) Intern
发布于 12 小时前实习/见习
实习生仅现场办公工艺工程
工艺工程
Advanced Packaging
Device Modeling
Interposer
Silicon Photonics
值不值得投
71综合评分
综合评分 71
前沿半导体研发实习，技术栈覆盖工艺集成/先进封装/硅光子，补偿与办公信息未披露。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较实习机会。
薪资怎么样
3.8万
比工艺工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
30 个在招 · 其中工艺工程 4 个
市场机会
选择适中
新竹 · 工艺工程 · 29 个在招
职位详情
关于这个职位
该实习岗位面向对半导体工艺集成、器件/系统级建模与先进封装感兴趣的候选人
你将接触电学、热学、力学建模，先进 FEOL/MEOL/BEOL 工艺模块，晶圆级扇出、中介层、3D 芯片堆叠及硅光子相关设计与系统架构
最低要求
学习工艺集成以及器件/系统级建模，包括电学、热学与力学建模
参与先进 FEOL/MEOL/BEOL 晶圆工艺模块工程，以及先进系统封装，包括晶圆级扇出、中介层和 3D 芯片堆叠
具备以下领域的硅光子专长：光学元件设计（透镜、调制器、探测器、波导及多种材料）、光子电路设计（聚焦光通信），以及聚焦并行处理和高速网络的计算机系统架构
工作职责
学习工艺集成以及器件/系统级建模，包括电学、热学与力学建模
参与先进 FEOL/MEOL/BEOL 晶圆工艺模块工程，以及先进系统封装，包括晶圆级扇出、中介层和 3D 芯片堆叠
在硅光子方向开展/支持以下工作：光学元件设计（透镜、调制器、探测器、波导及多种材料）、光子电路设计（聚焦光通信），以及面向并行处理和高速网络的计算机系统架构
AI 洞察
优缺点分析
优点
- 实习内容覆盖先进制程、先进封装与硅光子的交叉领域，技术视野宽
- 可同时接触电/热/力建模与晶圆工艺，有助于建立系统级工程理解
- 台积电的半导体工程平台和研发体系有利于积累产业经验
- 路径探索类岗位通常有较多学习与试错空间，适合探索研究方向
- 技术跨度大，需要在工艺、封装、光子学与系统架构之间快速学习
- JD 未明确具体工作地点与实习周期，投递前需要与招聘方确认
- 适合对半导体前沿工艺、先进封装和硅光子有强烈学习意愿，希望以技术成长为主要驱动的理工科实习生
缺点 / 挑战
- 半导体研发对细节、数据和跨团队协作要求较高，沟通成本不低
角色解读
- 可向工艺整合工程师、先进封装研发工程师、硅光子研发工程师等方向深入发展
- 积累系统级建模与跨模块协作经验后，可转向系统架构、技术项目管理或前沿技术路径探索
- 在半导体先进制程与封装交叉领域形成复合背景，为后续研发岗或博士深造打基础
- 参与工艺集成与器件/系统级建模，用电学、热学、力学方法理解半导体工艺与系统表现
- 接触先进 FEOL/MEOL/BEOL 晶圆工艺模块，以及晶圆级扇出、中介层、3D 芯片堆叠等先进封装方向
- 在硅光子与光通信方向参与光学元件、光子电路或系统架构相关的路径探索
- 与工艺、封装、设计/系统团队协作，把跨领域问题拆解成可验证的工程任务
- 具备半导体工艺、器件物理或材料相关基础，理解 FEOL/MEOL/BEOL 的基本概念
- 掌握至少一种电学、热学或力学建模/仿真方法，能使用 COMSOL、ANSYS 等工具更佳
- 对先进封装、硅光子、光通信或计算机体系结构中的至少一个方向有课程或项目经历
- 具备跨学科学习能力和沟通能力，能把工艺问题与系统级需求连接起来
申请策略
- 投递前确认实习地点、周期、可到岗时间与是否接受远程/混合安排
- 面试中主动说明你对跨领域路径探索的兴趣，以及如何快速进入新方向
- 突出半导体工艺、器件物理、材料或光电相关的课程与项目经历
- 展示 COMSOL、ANSYS 或其他电-热-力仿真项目，说明建模目标、方法和结果
- 强调先进封装、硅光子、光通信或计算机体系结构中的至少一个项目亮点
- 用具体案例体现跨学科协作、数据分析和快速学习能力
- 补齐 FEOL/MEOL/BEOL、先进封装与 3D 集成的基础知识
- 学习硅光子/光通信的基本链路与常见器件原理
面试指南
- 用 STAR 讲清项目背景、你的任务、建模/实验方法和结果
- 先解释物理/工程原理，再说明工具、数据与验证方式
- 遇到不熟悉领域时，展示学习路径、可迁移能力和跨团队协作思路
- 你如何理解工艺集成与器件/系统级建模之间的关系？
- 请介绍一个你做过的电学、热学或力学仿真项目
- 你对晶圆级扇出、中介层或 3D 芯片堆叠有什么了解？
- 硅光子或光通信相关课程/项目经历中，你负责了什么？
- 面对工艺、封装和系统架构团队的协作，你会如何推进问题？
职位点评
薪资福利50
成长发展88
工作生活55
使命价值78
薪资福利
50较低
JD 未披露薪资、福利与发放月数，补偿性信息不足，难以判断薪资竞争力。
薪资信号未披露（AI估算：3.0千–4.5万/月）
成长发展
88较高
岗位覆盖先进制程、先进封装与硅光子，技术前沿性强，学习与成长信号明确。
技术前沿前沿/新兴技术
技术栈Process Integration、Device Modeling、Thermal Modeling、Mechanical Modeling、FEOL、MEOL、BEOL、Wafer-Level Fan-Out、Interposer、3D Chip Stacking、Silicon Photonics、Photonic Circuit Design、Computer Architecture
成长机会Learn about process integration and device/system level modeling
业务类型ambiguous
工作生活
55较低
JD 未提及办公模式、加班或 WLB 信息，生活化动机满足程度无法从文本判断。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
78中等
半导体先进工艺/封装与硅光子方向具有较强产业价值，但 JD 未给出使命或社会价值表述。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
台积电 的其他在招职位
相似职位推荐
Watch Jobs