台积电
【2027 TSMC RDSS&AO】Research and Development Engineer (R&D)
【2027 TSMC RDSS&AO】Research and Development Engineer (R&D)
发布于 4 小时前实习/见习
实习生仅现场办公工艺工程
工艺工程
Jmp
Spice建模
Tcad
半导体工艺
实验设计(Doe)
工艺整合
良率分析
值不值得投
73综合评分
综合评分 73
前沿半导体研发平台，技术成长强，现场投入与项目节奏需适应，薪资未披露。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较实习机会。
薪资怎么样
3.8万
比工艺工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
36 个在招 · 其中工艺工程 7 个
市场机会
选择适中
新竹 · 工艺工程 · 30 个在招
职位详情
关于这个职位
该岗位面向先进半导体技术研发，覆盖新材料与新工艺探索、器件架构与电性表征、工艺整合、模组制程开发，以及从研发到量产的导入
你将设计并分析实验，使用TCAD、SPICE与大数据工具优化器件性能、良率与可靠性
最低要求
JD未单列最低任职要求
仅明确要求：高度积极主动，具备扎实的技术背景与团队合作能力
学历、专业与工作年限要求未注明
工作职责
Research & Pathfinding（研究与路径探索）
(1) 探索新材料与新工艺，以支持新器件架构及其整合
(2) 为新材料的下一代节点探索新设备/新工具
(3) 设计、执行并分析实验，以满足研发工程规格
(4) 改善工艺稳定性与可制造性，以提升良率并完成可靠性认证
(5) 将工艺/设备转移到开发R&D或量产Fab
(6) 需要高度积极、具备扎实技术背景与团队合作能力的人员
Integration（整合）
Device Engineers（器件工程师）：
(1) 晶体管架构与设计：面向先进节点进行器件设计
(2) 先进表征：表征最先进器件以定义技术进展参数，建立SPICE建模目标，并进行I-V、C-V等台上电性测量
(3) 仿真与建模：使用TCAD与HSPICE模拟器件特性，优化性能并强化模型完整性
(4) 测试键设计：设计精确测试键，以支持电性建模、设计规则验证与全面器件表征
(5) 客户设计支持：提供SPICE Model
Integration Engineers（整合工程师/工艺整合工程师）：
(1) 工艺流整合：跨光刻、刻蚀、薄膜/外延、扩散、CMP等工艺模块整合器件，建立稳健可量产的基线以支持良率与器件学习
(2) 实验与批次处理：设计先进DOE以满足器件KPI
定期担任值班工程师，在R&D Fab协调并处理器件批次
(3) 良率与可靠性学习：使用JMP、Python或自研iEDA工具进行大数据分析，识别工艺设计弱点、硬件问题或良率损失因素
(4) 技术转移：将已验证并优化的先进整合基线工艺从R&D阶段转移到Fab进行高量产
Module R&D Engineer（模组研发工程师）
(1) 开拓下一代技术：为领先半导体节点研发先进工艺、新材料、下一代设备/工具以及前沿计算/仿真方法
(2) 推动高影响力创新：交付高可制造性、稳定且具成本效益的工艺技术
优化器件物理与性能以满足严格良率、可靠性与认证标准
(3) 衔接Lab-to-Fab扩产：主导先进工艺与硬件方案从R&D阶段向高量产Fab的技术转移，使研究成果放大到全球生产
R&D Process Center（研发制程中心）
(1) PE：开发先进模组制程，优化稳定性与可制造性以确保高良率与可靠性
将工艺与设备转移到量产，并与跨职能团队及外部供应商协作推动领先模组整合
同时管理日常运营、排除设备故障并指导技术员，以维持运营卓越
(2) EE：管理先进半导体设备（扩散、薄膜、光刻或刻蚀），执行暖机、故障排查与效率提升
规划并执行缺陷检测项目以分析性能，并与跨职能工程师及供应商紧密协作，确保设备生产力与稳定性最优
(3) MFG：负责IC晶圆厂日常运营，管理工作排程、直接人力与跨职能协作（PE/PIE/EQ）以确保服务交付一致
推动生产力、管理多个截止日期重叠的项目，并分析数据以保持运营顺畅
同时参与工艺改善并维护机器人/检测系统，以达成客户与业务目标
AI 洞察
优缺点分析
优点
- 直接参与先进半导体节点研发，技术前沿性强
- 覆盖器件、工艺、设备、制造多方向，成长路径宽
- 研发到量产闭环，能积累可制造性与良率经验
- 半导体研发周期长、实验与数据分析工作量大
- 需在研发与量产、跨部门协作中平衡多重目标
- 先进节点技术难度高，需持续学习
- 适合半导体/微电子/材料/物理等背景，热爱实验与数据分析、愿意在先进制程研发长期深耕的求职者
缺点 / 挑战
暂无明显挑战项
角色解读
- 从器件/制程/整合工程师成长为技术专家或项目负责人
- 积累先进节点研发到HVM量产经验，可转向工艺整合、器件设计、良率/可靠性或技术管理
- 在跨国半导体研发平台获得前沿技术视野与专利/论文成果
- 参与先进半导体器件架构、新材料与新工艺的探索性研发，设计并执行实验验证新工艺/新设备
- 负责器件电性表征、TCAD/HSPICE仿真、SPICE模型建立与测试键设计（器件方向）
- 负责跨模块工艺整合、DOE、良率与可靠性大数据分析，推动研发基线向量产导入（整合方向）
- 参与模组制程/设备/制造日常运营，优化稳定性、可制造性与设备效率（模组/R&D Process Center方向）
- 具备半导体器件物理、制程整合、材料/设备等基础知识
- 掌握TCAD、HSPICE、SPICE建模、I-V/C-V表征、DOE与数据分析能力
- 能使用Python/JMP等工具进行数据分析，并具备跨职能沟通与团队协作能力
- 主动性强，能在研发与量产之间推动技术转移
申请策略
- 在申请中明确偏好的方向（器件/整合/模组/设备/制造）
- 关注台积电先进制程路线与研发文化，准备技术项目讲述
- 突出半导体器件物理、工艺整合、材料/设备相关课程或项目
- 量化实验设计、数据分析、良率/电性表征成果
- 展示TCAD/HSPICE/Python/JMP等工具使用经验
- 补充TCAD仿真、SPICE建模与半导体工艺flow知识
- 练习DOE、统计分析和良率分析方法
- 了解先进节点（FinFET/GAA）与关键模块工艺
面试指南
- 用STAR描述项目背景、你的任务、实验设计、数据分析与结论
- 技术问题先讲原理，再讲工具与参数，最后讲对良率/性能的影响
- 行为问题强调跨团队协作、主动沟通与数据驱动决策
- 请介绍你参与过的半导体器件/工艺研发项目，如何设计实验并分析结果？
- 解释I-V/C-V测量、TCAD仿真或SPICE建模在你项目中的作用
- 如何用DOE和数据分析定位良率或工艺稳定性问题？
- 你如何理解研发到量产的技术转移？遇到跨部门冲突怎么处理？
- 为什么选择台积电R&D，偏好的方向是什么？
职位点评
薪资福利55
成长发展90
工作生活50
使命价值88
薪资福利
55较低
JD未披露薪资福利，实习津贴需与HR确认；研发平台本身对技术人才有吸引力。
薪资信号未披露（AI估算：3.0千–4.5万/月）
成长发展
90较高
岗位直接参与先进节点研发，技术栈前沿，能积累器件/工艺/量产全链条经验；JD未明确培训或晋升制度。
技术前沿前沿/新兴技术
技术栈TCAD、HSPICE、SPICE、DOE、Python、JMP、Lithography、Etch、Thin Films、CMP、Yield Analysis、Semiconductor
业务类型ambiguous
工作生活
50较低
岗位需在研发厂区现场工作，包含值班、批次协调与设备故障处理；JD未明确弹性或远程安排。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
88较高
先进半导体技术研发对产业与社会有高影响力，岗位处于技术前沿；JD强调突破性想法与下一代技术。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号shape the future of semiconductor technology
创新程度开拓性创新（行业首创）
台积电 的其他在招职位
相似职位推荐
Watch Jobs