
思科
Memory Layout Engineer
Memory Layout Engineer
发布于 大约 19 小时前普通员工/个人贡献者
ZHUBEI, Hsinchu County, Taiwan
中级经验
全职员工
仅现场办公
本科
硬件工程
Drc
Erc
Lvs
Memory Layout
Sram
Tcam
Virtuoso
先进工艺节点
物理验证
AI 估算 · 18k–28k
台湾硬件工程师中级水平,思科大厂,薪资高于市场平均,月薪约18k-28k人民币。
职位详情
关于这个职位
该职位属于思科Silicon One团队,负责下一代网络产品中SRAM/TCAM宏的版图设计与优化
你将与电路设计、验证及物理设计团队紧密合作,确保DRC/LVS/ERC签收,推动首次硅片成功
适合有嵌入式内存版图经验、精通Virtuoso和Calibre的硬件工程师
最低要求
电气工程、计算机科学或相关领域的学士学位
年以上嵌入式内存版图专业经验
精通Virtuoso版图编辑器(或其他类似EDA工具)
具有Calibre等物理验证工具(DRC/LVS/ERC)的经验
良好的沟通能力和积极的心态
工作职责
为下一代产品设计和优化先进的SRAM/TCAM宏版图
确保DRC/LVS/ERC签收,推动首次硅片成功
与电路、验证和物理设计团队合作解决版图问题并集成解决方案
推广版图最佳实践,支持领先工艺节点的创新
指导初级团队成员,帮助实现关键项目里程碑
优先资格
电气工程、计算机科学或相关领域的硕士学位
具有先进工艺节点的工作经验
在跨职能团队中有效协作的能力
在嵌入式内存版图方面成功交付项目的记录
AI 洞察
优缺点分析
优点
- 思科作为网络设备巨头,平台稳定,技术积累深厚,为职业发展提供良好背书
- 从事先进工艺节点的SRAM/TCAM设计,技术前沿,有助于保持竞争力
- 团队协作氛围好,有导师指导初级成员,有利于快速成长
- 台湾半导体行业竞争激烈,需不断学习新技术以保持优势
- 适合对物理版图设计有浓厚兴趣、注重细节、喜欢在先进工艺节点下攻克技术难题的硬件工程师
缺点 / 挑战
- 先进节点设计规则复杂,验证流程严格,工作压力可能较大
- 版图设计工作较为细致,需要高度专注和耐心,长期可能感到重复
角色解读
- 从Layout Engineer成长为Senior Layout Engineer或Technical Lead,负责更复杂的宏设计
- 转向Circuit Design或CAD方向,扩展技术广度
- 积累经验后,可晋升为项目主管或架构师,主导内存子系统设计
- 设计并优化SRAM/TCAM宏的物理版图,确保满足性能、面积和功耗目标
- 使用Calibre等工具完成DRC、LVS和ERC检查,确保版图设计规则正确
- 与电路设计、验证和物理设计团队协作,解决版图集成中的问题
- 指导初级版图工程师,分享最佳实践,提高团队整体效率
- 精通Virtuoso版图编辑器或其他类似EDA工具,能高效完成复杂版图设计
- 熟悉Calibre等物理验证工具,能够独立处理DRC/LVS/ERC问题
- 理解先进工艺节点的设计规则和挑战,如finFET、GAA等
- 良好的沟通能力和团队合作精神,能跨团队协调解决问题
申请策略
- 思科重视团队合作和开放沟通,在面试中展示积极心态和协作精神
- 提前了解Cisco Silicon One的产品方向,展现对网络芯片的兴趣
- 突出嵌入式内存版图项目经验,特别是SRAM/TCAM宏设计
- 详细描述使用Virtuoso和Calibre解决DRC/LVS问题的案例
- 强调跨团队协作经历和指导他人的能力
- 如有先进节点(如7nm、5nm)经验,务必提及
- 深入学习先进工艺节点的设计规则和常见挑战,如多重图案化、OPC等
- 练习Calibre脚本和自动化流程,提高验证效率
面试指南
- 对于技术问题,使用STAR法则(情境、任务、行动、结果)清晰描述
- 对于协作问题,强调沟通、妥协和以项目目标为导向
- 对于经验类问题,准备具体数字和成果,如面积缩小10%,DRC违例减少等
- 请描述一个你优化SRAM版图面积或性能的案例
- 如何处理DRC违例?请举例说明
- 在跨团队协作中,遇到过意见不一致的情况吗?如何解决?
- 介绍你使用Virtuoso和Calibre的经验,包括任何脚本自动化
- 对先进工艺节点(如3nm)的版图设计挑战有什么理解?
职位点评
74
综合评分
思科台湾硬件工程师,高薪前沿技术,工作生活平衡一般。
更适合这类人
该职位最适合追求高薪和前沿技术深度、能接受现场办公和一定工作压力的求职者。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利85
成长发展80
工作生活60
使命价值70
薪资福利
85较高
思科作为跨国巨头,薪资福利在台湾市场具有竞争力,且职位为中级工程师,薪酬水平较高。
薪资信号偏高 (18K-28K/月)
成长发展
80较高
接触先进工艺节点(前沿技术),有指导初级成员的机会,但JD未明确晋升通道或培训。
技术前沿前沿/新兴技术
技术栈SRAM、TCAM、Virtuoso、Calibre、先进工艺节点
成长机会mentor junior team members
业务类型profit_center
工作生活
60中等
工作地点为竹北科技园,需现场办公,JD未提及弹性工作或WLB信息,生活平衡中等。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及(无法判断)
使命价值
70中等
网络芯片行业受AI驱动增长迅速,但职位本身社会影响力中等,技术创新积极。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
思科 的其他在招职位
Memory Layout Engineer
思科 · ZHUBEI, Hsinchu County, TaiwanAI 估算 · 25k-40kASIC Engineer
思科 · ZHUBEI, Hsinchu County, TaiwanAI 估算 · 20k-35kMemory Layout Engineer
思科 · ZHUBEI, Hsinchu County, TaiwanAI 估算 · 25k-40kAccount Executive - Portfolio
思科 · 北京市AI 估算 · 25k-55kMemory Circuit Design Engineer - TCAM/SRAM
思科 · ZHUBEI, Hsinchu County, TaiwanAI 估算 · 12k-20k
相似职位推荐
Watch Jobs