联影医疗
CMOS工艺工程师(J18790)
CMOS工艺工程师(J18790)
发布于 6 天前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Cis
Cmos工艺
Foundry
Pdk
Tape-Out
Wat
器件模型
值不值得投
73综合评分
综合评分 73
上海联影CMOS工艺工程师，Foundry对接与流片质控核心，硕士门槛、稀缺自研赛道
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比半导体封装测试中位数低
发布情况
正常在招 · 5 天前发布
公司情况
这家公司招聘很活跃
88 个在招
市场机会
选择不多
上海 · 半导体封装测试 · 9 个在招
职位详情
关于这个职位
负责光电探测及信号处理芯片的Foundry工艺对接：导入PDK、分析WAT数据与工艺偏差、跟进Tape-out与流片质量控制，并建设工艺制程模型数据库
要求微电子硕士，熟悉CMOS/CIS工艺与PDK器件模型，有Foundry PIE/PE经验优先
最低要求
硕士以上学历，微电子、半导体物理、集成电路等相关专业，211、985院校优先
熟悉CMOS、BCD、CIS工艺流程，有Foundry厂PIE或PE工程师经验优先
精通PDK器件模型分析，熟悉WAT、CP等测试流程，具备测试数据分析处理能力
具备一定的ADC电路芯片的设计基础，可以应用Cadence，Calibre等设计软件
具有良好的英文听说能力，具备较强的学习和沟通能力
工作责任心强，注重细节，主观驱动力强，具备良好的团队合作意识与创新精神，愿与公司共同成长与发展
工作职责
根据公司芯片产品研发计划，负责光电探测及信号处理芯片相关Foundry PDK的导入与研习，与Foundry的PIE或PE对接工艺流程
参与WAT数据的处理与分析，研究CMOS工艺器件模型精度、工艺偏差，为芯片设计提供模型参数分析意见
跟进芯片Tape-out进程，实时处理制程过程中发生的工艺问题与事故，协助完成流片过程质量控制及新产品试产
建立并完善不同Foundry的工艺制程设计模型数据库，为产品工艺平台遴选与评估提供技术支持
撰写芯片产品的工艺技术研究报告、制程过程控制分析报告
AI 洞察
优缺点分析
优点
- 自研芯片平台技术深度高
- Foundry对接经验横向可迁移
- 高端医疗芯片国产替代空间大
- 流片周期长试错成本高
- 学历与院校门槛高
- 微电子硕士、想在工艺与设计交界处深耕的芯片工程师
缺点 / 挑战
- 需与多方Foundry协调，时差沟通压力大
角色解读
- 可向资深工艺整合专家或芯片产品总监发展
- 医疗影像自研芯片是国产化稀缺赛道
- 对接Foundry导入PDK并研习工艺流程
- 分析WAT数据与工艺偏差支撑设计
- 跟进Tape-out与流片质量控制，建设工艺模型数据库
- CMOS/BCD/CIS工艺知识
- PDK器件模型与WAT/CP数据分析
- Cadence/Calibre工具与英语沟通
申请策略
- 准备一次流片问题处理复盘，展示跨厂协调与质量把控能力
- 突出Foundry PIE/PE经历、Tape-out项目数、PDK与WAT分析案例
- 补充CIS光电探测工艺知识，练习Cadence电路基础操作
面试指南
- 用数据驱动讲工艺分析
- 用案例展示问题定位与协调
- 强调质量门禁与文档沉淀
- 如何评估不同Foundry工艺平台
- Tape-out后发现问题如何处理
- PDK模型精度如何影响设计
- WAT数据异常怎么分析
- 复习CMOS/CIS工艺流程，梳理流片项目清单，了解联影自研芯片产品线
职位点评
薪资福利74
成长发展82
工作生活55
使命价值78
薪资福利
74中等
芯片工艺岗薪酬中上，医疗自研芯片溢价可期，JD未披露薪资。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
82较高
自研芯片稀缺赛道，工艺与设计双视野成长。
技术前沿前沿/新兴技术
技术栈CMOS、CIS、PDK
成长机会共同成长与发展
业务类型profit_center
工作生活
55较低
JD未提及办公模式，流片关键期节奏紧张。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
78中等
医疗影像核心芯片国产自研，行业价值突出。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）
联影医疗 的其他在招职位
相似职位推荐
Watch Jobs