中联重科
域控制器研发工程师（座舱域）
域控制器研发工程师（座舱域）
发布于 12 小时前普通员工/个人贡献者
全职员工仅现场办公汽车电子
汽车电子
Ddr4/Ddr5
Pcba
Pcie
Soc
信号完整性
座舱域控制器
汽车电子
硬件设计
车载以太网
值不值得投
66综合评分
综合评分 66
智能座舱域控制器核心硬件岗，技术前沿、成长性强，WLB与薪酬信息需进一步确认。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比汽车电子中位数高
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
7 个在招 · 其中汽车电子 15 个
市场机会
选择适中
长沙 · 汽车电子 · 15 个在招
职位详情
关于这个职位
面向智能驾驶/座舱域控制器，负责从硬件需求分析、架构设计、原理图与PCB设计评审，到高速信号仿真、生产导入及硬件测试验证的全流程硬件研发工作
需要解决整车路试中的硬件重大故障，推动量产落地
最低要求
本科及以上学历，电子工程、通信工程、自动化、仪器科学等相关专业
年以上汽车电子硬件开发经验，至少2款量产域控制器（ADAS/座舱/中央网关）主导开发经验
熟悉主流车规级SOC芯片及安全MCU芯片架构、DDR3/4/5、PCIE、SerDes、高速车载以太网等高速接口设计要素
深度理解CAN/CANFD、LIN、车载以太网(100Base-T1/1000Base-T1)、I2C、SPI、PCIe、USB 3.0等常用接口的电气特性
熟练使用Cadence Allegro(首选)、Mentor PADS或Altium Designer等设计工具链
熟练使用示波器、频谱分析仪、电子负载、信号发生器等常规设备
工作职责
硬件方案设计：负责智能驾驶/座舱域控制器的硬件需求分析、架构设计及关键元器件选型（SoC、MCU、电源、存储、车载以太网芯片）
电路设计：完成原理图设计，指导Layout工程师进行PCB（印制电路板）布局布线，重点关注DDR4/DDR5、PCIe、GMSL/FPD-Link、车载以太网等高速接口的信号完整性SI与电源完整性PI
仿真分析：关键信号进行预仿真，对电源环路稳定性、高速信号眼图进行分析优化
生产导入：输出BOM、贴片图、Gerber文件，配合工厂完成试产及PCBA良率提升
硬件测试：制定硬件测试规范，负责板级信号测试、功能验证、环境可靠性测试（HALT、温循、振动）及电磁兼容测试
问题攻关：解决测试及整车路试中出现的硬件重大故障，如死机复位、静电放电损伤、传导辐射超标等
AI 洞察
优缺点分析
优点
- 切入智能驾驶/座舱域控制器这一汽车电子核心赛道，技术含金量高、可迁移性强
- 全流程参与从方案设计到量产导入，能快速积累完整的产品化经验
- 高速信号与EMC问题攻关往往周期紧、排查难度高，需要较强抗压能力
- 硬件研发以现场办公为主，需要与工厂、测试、整车团队高频协作
- 适合有5年以上汽车电子硬件经验、主导过量产域控制器、希望在智能驾驶/座舱赛道深耕的硬件工程师
缺点 / 挑战
- 涉及高速信号、EMC、可靠性等硬核技能，长期职业壁垒较高
- 需主导多款量产项目并解决整车路试故障，工作责任与技术压力较大
角色解读
- 可沿硬件技术专家路线深耕高速信号、EMC、车规可靠性等细分方向
- 积累域控制器整体架构与量产经验后，有机会转向硬件团队管理或系统架构师岗位
- 随智能驾驶与智能座舱发展，可向跨域融合、中央计算平台等前沿方向拓展
- 负责座舱/智驾域控制器的整体硬件方案设计，包括需求分析、架构搭建和SoC、MCU、电源等关键器件选型
- 完成原理图设计并指导PCB布局布线，重点把控DDR、PCIe、GMSL、车载以太网等高速接口的信号完整性与电源完整性
- 主导硬件测试验证、生产导入和整车路试问题攻关，确保产品顺利量产
- 对关键信号做预仿真与眼图分析，持续优化电源环路稳定性和硬件可靠性
- 扎实的汽车电子硬件设计能力，熟悉车规级SoC/MCU架构及高速接口电气特性
- 熟练使用Cadence Allegro等EDA工具，具备多层高速PCB设计与仿真经验
- 掌握示波器、频谱分析仪等测试设备，能独立完成信号测试与EMC/可靠性验证
- 具备域控制器量产落地经验，能高效定位并解决硬件重大故障
申请策略
- 提前了解中联重科在智能驾驶/智能座舱方向的业务布局，面试时体现业务理解
- 准备好一个完整的量产域控制器项目案例，能清晰讲述从设计到量产的全流程
- 重点突出主导过的量产域控制器项目，量化说明负责的模块、接口与量产结果
- 列举高速接口（DDR、PCIe、SerDes、车载以太网）设计与信号完整性优化的具体案例
- 展示PCBA良率提升、EMC整改或整车故障攻关的实际成果
- 说明熟练使用的EDA工具链与测试设备，体现独立设计与验证能力
- 补齐对车规级SoC/MCU架构与功能安全相关知识的理解
- 强化高速信号仿真（如眼图、电源环路稳定性）工具与方法论
面试指南
- 用STAR法描述项目：先讲背景和目标，再讲你的具体设计与决策，最后用量产结果或问题解决成效收尾
- 技术问题按'现象—定位方法—原因分析—解决措施—验证结果'的逻辑逐步展开
- 涉及协作的问题突出你的跨团队沟通方式与推动落地的能力
- 请介绍一款你主导开发的量产域控制器，说明硬件架构和关键器件选型思路
- DDR4/DDR5 或 PCIe 高速信号布线时，你如何保证信号完整性和电源完整性？
- 遇到整车路试中的死机复位或传导辐射超标问题，你的排查思路是什么？
- 你如何制定硬件测试规范并组织HALT、温循、EMC等可靠性测试？
- 在PCBA试产阶段，你如何与工厂协作提升良率？
职位点评
薪资福利68
成长发展82
工作生活45
使命价值60
薪资福利
68中等
JD未披露薪资与福利，岗位技能门槛较高，薪酬竞争力需与HR确认；整体偏向技术积累型岗位。
薪资信号未披露（AI估算：2.0千–3.5万/月）
成长发展
82较高
岗位处于智能驾驶/座舱域控制器核心方向，覆盖高速信号、EMC、量产导入等高价值技能，技术成长空间大。
技术前沿前沿/新兴技术
技术栈SoC、MCU、DDR4/DDR5、PCIe、SerDes、GMSL/FPD-Link、车载以太网、Cadence Allegro、信号完整性、电源完整性
业务类型ambiguous
工作生活
45较低
JD未提及办公模式与WLB相关信息，硬件研发岗位通常需现场办公并配合试产及整车测试节奏，具体情况需向HR确认。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
60中等
智能座舱与域控制器属于汽车智能化发展方向，岗位具有较强技术价值感，但JD未强调社会使命层面的表述。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs