长电科技
数字IC前端设计工程师(J12114)
数字IC前端设计工程师(J12114)
发布于 5 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Eda工具
Rtl设计
Systemverilog
Tcl
时序分析
电路综合
值不值得投
67综合评分
综合评分 67
半导体核心技术岗，技术成长空间大，薪资福利与WLB信息未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.2万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
4 个在招 · 其中芯片设计 2 个
市场机会
选择面较广
西安 · 芯片设计 · 92 个在招
职位详情
关于这个职位
这是一个数字IC前端设计工程师岗位，主要负责芯片数字模块的RTL设计与验证工作
你将从芯片总体设计出发，完成数字电路模块的详细设计、综合与时序检查，并参与功耗/面积/性能分析和芯片测试调试，为后端团队提供设计支持
最低要求
电子、微电子、计算机等相关专业本科
数字集成电路前端RTL设计相关经验
熟悉Verilog/SystemVerilog等编程工具
熟悉数字IC设计流程，熟练掌握常用的EDA工具
熟悉数字后端综合、布局布线优先
熟练使用Linux/Unix操作系统，熟悉tcl/Perl/Python等scripts语言
工作认真负责，具备较好的沟通、学习能力，较强的英文阅读能力，以及较好的团队协作精神
工作职责
根据芯片总体设计要求进行数字IC模块前端详细设计
根据模块规格要求，完成数字电路模块（包括DFT）RTL设计，包括电路综合、时序检查（timing check）、功能验证、formal verification、仿真等
模块功耗、面积、性能分析
给后端设计提供必要的支持
参与芯片测试和调试
优先资格
熟悉数字后端综合、布局布线优先
AI 洞察
优缺点分析
优点
- 数字IC前端设计是半导体产业的核心技术岗位，技术积累扎实、职业壁垒高
- 工作内容覆盖设计、验证、综合、测试全链条，能系统建立芯片设计能力
- 半导体系国家重点发展方向，行业需求稳定、长期前景较好
- 芯片设计对时序、功耗、面积等指标要求严苛，细节容错率低、需高度严谨
- 流片与测试节点节奏紧张，项目后期可能出现强度较大的加班赶工
- 需同时掌握前端设计与脚本自动化，技术学习曲线较陡
- 适合微电子/电子/计算机背景、喜欢钻研底层电路细节、责任心强且能承受严谨工程节奏的技术型求职者
缺点 / 挑战
暂无明显挑战项
角色解读
- 可从模块级前端设计逐步成长为负责整芯片架构与规格定义的高级IC设计工程师
- 熟悉后端综合与布局布线后，可向设计-后端协同或SoC集成方向发展，拓展技术宽度
- 根据芯片总体设计要求，完成数字IC模块的前端详细设计与RTL编码
- 负责模块的电路综合、时序检查、功能验证、形式验证与仿真，并进行功耗、面积、性能分析
- 为后端设计团队提供必要支持，并参与芯片的测试与调试
- 熟练掌握Verilog/SystemVerilog进行RTL设计，理解数字IC前端设计全流程
- 熟悉常用EDA工具与时序分析方法，能独立完成模块级综合与验证
- 具备Linux/Unix环境下的Tcl/Perl/Python脚本能力，以及较好的英文文献阅读能力
申请策略
- 面试前了解长电科技在封测与半导体领域的业务布局，理解设计团队所处环节
- 准备一份能讲清设计思路和问题定位过程的项目案例，展示严谨性
- 突出你用Verilog/SystemVerilog完成的RTL设计项目，写清模块规模与功能
- 量化你在综合、时序收敛、功耗优化上的成果，如时序余量、面积或功耗改善数据
- 体现EDA工具（如综合、仿真、形式验证工具）和Tcl/Perl/Python脚本的实操经验
- 如有DFT或后端综合、布局布线经历请单独强调，这是加分项
- 系统梳理数字IC前端设计流程，补齐时序分析与形式验证的实操知识
- 提升Tcl/Perl/Python脚本能力，练习用脚本做自动化综合与结果分析
面试指南
- 采用STAR结构描述项目：背景-任务-行动-结果，重点说清你的具体设计决策与验证结果
- 讲技术问题时先给结论再展开过程，展示从规格到实现再到验证的完整思路
- 遇到问题类提问，突出定位方法（看波形、查报告、分模块排查）和最终数据结果
- 请介绍一个你独立完成的数字模块RTL设计项目，模块功能和难点是什么？
- 如何做时序检查和时序收敛？遇到setup/hold违例会怎么定位和修复？
- 你对DFT和形式验证的理解是什么？在实际项目中如何应用？
- 你如何做功耗、面积、性能的权衡优化？
- 请说明你熟悉的EDA工具和脚本自动化经验
职位点评
薪资福利62
成长发展78
工作生活55
使命价值76
薪资福利
62中等
JD未披露薪资与福利信息，需通过面试确认；数字IC前端属核心技术岗，市场薪酬通常具备一定竞争力。
薪资信号未披露（AI估算：1.5千–2.8万/月）
成长发展
78中等
岗位覆盖RTL设计、综合、验证到测试调试的完整前端流程，技术栈扎实，有利于建立系统性芯片设计能力，但JD未提及培训或晋升通道。
技术前沿主流现代技术
技术栈Verilog、SystemVerilog、RTL、DFT、时序分析、EDA、Tcl、Perl、Python、Linux
业务类型ambiguous
工作生活
55较低
JD未明确说明办公模式、工作强度或WLB相关信息，地点明确在西安，通勤与生活成本相对友好。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
76中等
数字IC前端设计处于半导体产业链核心环节，行业属国家重点发展方向，技术价值与社会价值较高。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs