汇顶科技
社会招聘-校园招聘
社会招聘-校园招聘
发布于 4 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Npu
Risc-V
Rtl设计
Soc
低功耗设计
数字电路
时序分析
脚本编程
值不值得投
70综合评分
综合评分 70
硬科技芯片设计应届岗，技术链路完整、成长空间大，薪资与工作强度信息未披露
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.3万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
市场机会
选择面较广
成都 · 芯片设计 · 88 个在招
职位详情
关于这个职位
面向应届硕士的数字芯片设计岗位，你将根据芯片规格完成数字模块的RTL设计与验证，并参与性能、功耗、面积评估以及与后端、DFT的协同
工作会涉及SoC、RISC-V/DSP内核、NPU加速等方向，需与架构、验证团队共同评审，并输出技术文档与专利
最低要求
硕士及以上学历
踏实，勤奋，追求成就与卓越
具备下列基础能力：a、扎实的数字电路基础
b、基本的数字设计和验证实践能力
c、了解基本的时序和功耗概念
d、一定的脚本编程能力
工作职责
根据芯片Spec定义，完成数字模块的RTL设计、验证，确保满足功能与时序约束
针对设计进行性能、功耗、面积评估及设计规则检查，确保满足验证、DFT和后端要求
参与跨团队架构与设计讨论和评审，撰写技术文档和专利
优先资格
具备以下一个或多个领域专业知识者优先：a、数字信号处理，包括数字滤波器理论与设计，Matlab建模等
b、数模接口时序设计
c、RISC CPU、DSP处理器内核设计、算法加速电路设计、Cache接口设计等
d、SoC设计经验，熟悉core、总线、SPI/I2C、UART、USB等IP
e、具备AI芯片的基本知识，熟悉NPU基本结构、算子的实现及优化，例如卷积、MAC、激活函数、归一化等
f、高可靠性和高冗余度数字电路设计
具备下列条件优先：a、有突出的学业、学术、科研表现者，包括获奖、发表论文及发明专利等经历
b、钻研和动手能力强，有突出的实习实践成果者
c、英语能力强，能够与海外团队进行无障碍沟通
AI 洞察
优缺点分析
优点
- · 岗位覆盖RTL设计到PPA评估、DFT/后端协同的完整链路，基础能力打得扎实
- · 涉及SoC、RISC-V/DSP内核、NPU等方向，技术面宽，长期职业选择多
- · 有技术文档与专利产出机会，对个人技术品牌与职称评审有帮助
- · 芯片设计属于人才缺口较大的硬科技方向，行业需求相对稳定
- · 应届生需要在较短时间内补齐SoC/IP与工具链的实战经验
- 适合微电子、集成电路、电子工程等相关专业硕士应届生，尤其是数字电路基础扎实、愿意在芯片设计方向长期深耕、对处理器或AI加速电路有兴趣的人
缺点 / 挑战
- · 数字前端设计对时序与细节要求高，流片节点压力大时工作强度可能上升
- · 需要同时与验证、DFT、后端等多团队协作，沟通成本与返工风险不小
角色解读
- · 从模块级设计起步，逐步承担子系统/SoC级设计或验证、DFT、低功耗等专项方向
- · 积累2-4年后可向资深设计工程师、设计负责人（技术专家路线）或项目/团队管理路线发展
- · 具备NPU、处理器内核等方向经验后，在AI芯片与SoC领域横向流动性较强
- · 依据芯片规格书完成数字模块的RTL编码与功能验证，保证功能正确并满足时序约束
- · 对设计做性能、功耗、面积（PPA）评估与设计规则检查，配合验证、DFT与后端团队收敛问题
- · 参与跨团队的架构与设计评审，输出技术文档，并有机会参与专利撰写
- · 工作方向可能覆盖SoC集成、RISC-V/DSP内核、算法加速与NPU相关电路
- · 扎实的数字电路基础，理解时序、功耗与面积之间的权衡关系
- · 熟练使用Verilog/SystemVerilog进行RTL设计，具备基本的仿真验证实践能力
- · 一定的脚本能力（如Python/Tcl/Perl/Makefile）用于流程自动化与数据分析
- · 良好的跨团队沟通与文档写作能力，能清晰表达设计决策
申请策略
- · 岗位职责包含撰写专利与技术文档，可在简历中体现文字表达与规范化文档能力
- · 该岗位优先英语能力强者，如有英文论文、国际项目或海外交流经历建议明确写出
- · 突出数字电路、Verilog/SystemVerilog RTL设计相关课程成绩与项目，写清模块规模与你的具体职责
- · 用数据说明项目成果，如时序收敛情况、面积/功耗优化幅度、仿真覆盖率等
- · 列出使用过的EDA工具与脚本能力（VCS、DC、PT、SpyGlass、Python/Tcl等）
- · 若有论文、专利、竞赛获奖或芯片相关实习，单独成段呈现
- · 系统复习时序分析（setup/hold、时钟域 crossing）与低功耗设计基础，准备能讲清楚的例子
- · 补足SoC总线与常用IP（SPI/I2C/UART/USB）的基本认知，了解DFT基本概念
面试指南
- · 项目类问题用STAR结构：背景与规格约束→你的设计决策与取舍→验证/时序结果数据→复盘改进
- · 技术细节题先给结论再展开原因，主动画出信号流或时序关系，展示可推演的思维过程
- · 不确定的问题坦诚说明边界，并给出你会如何查证与验证的思路，而不是硬答
- 请介绍一个你做过RTL设计的模块，说明架构划分、接口和时序约束是如何确定的
- 遇到setup违例你会如何定位和修复？请说明你熟悉的时序分析方法
- 如何在不影响功能的前提下降低一个模块的功耗？可以举具体手段
- 跨时钟域信号你会如何处理？分别适用于什么场景
- 你了解NPU的基本结构吗？卷积或MAC运算在硬件上如何实现与优化？
职位点评
薪资福利62
成长发展80
工作生活58
使命价值78
薪资福利
62中等
JD未披露薪资与福利信息，仅能根据岗位层级与行业惯例判断；薪资竞争力需在面试环节向 HR 确认。
薪资信号未披露（AI估算：1.8千–2.7万/月）
成长发展
80较高
岗位覆盖RTL设计、PPA评估到DFT/后端协同的完整链路，并涉及SoC、处理器内核、NPU等方向，技术积累空间较大。
技术前沿主流现代技术
技术栈RTL、Verilog、SoC、DFT、RISC-V、DSP、NPU、Matlab
业务类型ambiguous
工作生活
58较低
JD未提及办公模式、弹性工时或加班安排，工作强度与作息相关信息需在面试中进一步了解。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
78中等
岗位处于集成电路与AI芯片方向，涉及处理器内核、算法加速等基础技术，技术价值与社会价值较为明确。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs