博通
IC Design Engineer (DFT)
IC Design Engineer (DFT)
发布于 大约 15 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
芯片设计
5Nm/3Nm
Asic
Atpg
Dft
Logic Bist
Mbist
Mentor
Sta
AI 估算 · 45k–70k
博通作为全球芯片巨头，DFT方向5年以上经验在上海属稀缺人才，薪资竞争力强，预计月薪4.5万-7万，年包约63-98万。
职位详情
关于这个职位
该职位是博通（Broadcom）上海张江的DFT方向IC设计工程师，负责最先进5nm/3nm芯片的DFT架构定义与实现，包括扫描链、MBIST、Logic BIST等，并参与ATE测试调试
要求5年以上相关经验，熟悉Mentor/Synopsys DFT流程和STA分析，是芯片后端实现中的关键岗位，专业成长和高薪并存
最低要求
Either Bachelor or Master degree, 5+ years related experience required.
Good understanding of the General DFT methodology such as BIST, SCAN, JTAG and ATPG
Be familiar with basic Mentor/ Synopsys DFT flow and tools
Experience in developing constraints for synthesis/STA
Multi-mode, multi-corner STA experience, Understanding Sign-Off Checks
工作职责
Participate in chip level DFT architecture definition.
Implement basic DFT schemes, including scan, boundary scan, MBIST, Logic BIST and SSN
Verify all DFT logics and test patterns with simulation
Test modes static timing analysis
Participate in ATE bring-up and debug the DFT patterns on ATE.
优先资格
Preferred Degree: MS
Preferred Major: Microelectronics or related discipline
AI 洞察
优缺点分析
优点
- 加入全球芯片龙头博通，接触最先进的5nm/3nm制程，技术前沿性极强
- DFT是芯片设计的关键环节，人才稀缺，职业稳定性高，薪资回报丰厚
- 与全球团队协作，能拓展国际视野，个人技能成长空间大
- 公司已上市，体系成熟，福利和职业发展路径较清晰
- 工作强度可能较大，芯片tape-out周期紧张，需要应对多任务并行
- DFT领域垂直，技术深度要求高，需要持续学习新工具的更新
- 需与多个团队沟通协作，对跨部门沟通能力有一定要求
- 工作地点在张江，通勤可能较长，加班在芯片行业常见
- 适合对芯片测试技术有浓厚兴趣、具备扎实DFT和STA经验、能适应高强度工作的资深工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 从DFT工程师向DFT专家或技术负责人发展，主导复杂芯片的可测试性方案
- 可转向芯片后端整体设计、芯片验证或项目经理等方向
- 在半导体行业积累先进制程经验，向资深专家或管理岗位迈进
- 负责芯片级DFT架构定义，设计扫描链、MBIST、Logic BIST等测试方案，确保芯片可测试性
- 使用Mentor/Synopsys工具进行DFT逻辑实现与仿真验证，并完成测试模式的时序分析
- 参与ATE测试平台的bring-up，调试和优化DFT测试向量，解决量产测试中的问题
- 与前后端团队协作，在RTL、综合、物理设计等各阶段落实DFT要求
- 深入理解DFT方法论，包括BIST、SCAN、JTAG、ATPG等核心技术
- 熟练使用Mentor/Synopsys DFT工具链，如Tessent、DFT Compiler等
- 具备STA和约束开发经验，熟悉多模式多corner时序分析
- 掌握ASIC设计流程，了解RTL、综合、物理设计基础知识
申请策略
- 了解博通的产品线（如网络、宽带等）和ASIC业务，面试中展现对芯片测试行业的热情
- 准备一个完整的DFT项目案例，从架构定义到量产支持全流程讲述
- 突出5年以上DFT相关经验，明确列出参与过的项目制程节点（如7nm/5nm）和负责的DFT模块
- 详细描述使用Mentor/Synopsys工具的具体场景，如Tessent scan insertion、ATPG仿真等
- 强调STA和约束开发经验，尤其是多模式多corner的相关案例
- 如有ATE调试经验或量产测试问题解决经历，务必重点呈现
- 熟悉BIST、SSN等高级DFT架构，并了解SoC可测试性设计趋势
- 学习最新的DFT工具版本和脚本语言（如Tcl、Python）以提升效率
面试指南
- 采用STAR法则：情境（项目背景）、任务（你的职责）、行动（具体方法和工具）、结果（成效和数据）
- 对于技术原理题，先定义概念，再说明应用场景，最后结合自身经验举例
- 对于debug问题，体现系统性思维：从现象分析、定位、到修复验证的完整流程
- 请介绍一个你负责的DFT项目，包括架构设计、遇到的挑战和解决方案
- 如何理解Scan chain的原理？在实现时有哪些注意点？
- 解释MBIST和Logic BIST的区别，各自应用场景是什么？
- 如何做多模式多corner的STA分析？有哪些关键步骤？
- 如果ATE测试时pattern fail，你会如何debug？
职位点评
73
综合评分
博通5nm/3nm先进工艺，DFT技术前沿，薪资丰厚，但工作地点张江且WLB未知。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术深度和职业成长、对薪资有较高期望并愿意接受高强度工作的资深IC工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活50
使命价值65
薪资福利
80较高
博通作为芯片巨头提供具有竞争力的薪资和股权激励，但JD未明确具体福利，属于行业较高水平。
薪资信号未披露（AI估算：45K-70K/月）
成长发展
85较高
从事最先进的5nm/3nm芯片设计，DFT技术深度大，职业成长空间广阔。
技术前沿前沿/新兴技术
技术栈DFT、Scan、MBIST、ATPG、STA、Synthesis、5nm/3nm、ASIC
业务类型ambiguous
工作生活
50较低
工作地点在张江科技园区，通勤可能较长，JD未提及弹性工作或WLB信息，芯片行业普遍加班。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
半导体行业处于高速增长期，芯片是科技基础设施，但DFT岗位偏后端实现，社会价值感知相对中性。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
博通 的其他在招职位
相似职位推荐
Watch Jobs