芯片建模工程师(北京/上海/深圳)

优缺点分析

角色解读

• 在技术深度上，可成长为AI芯片架构专家或首席科学家，主导下一代自研芯片的架构演进
• 在技术广度上，可向软硬件协同设计、编译器优化或AI系统全栈方向发展，成为系统级技术领军人才
• 负责AI芯片的整体微架构设计，涵盖core、缓存、调度器等核心模块的规划与定义
• 面向大模型、搜广推等实际业务场景，对芯片架构进行针对性优化，提升算力与带宽效率
• 开发和维护周期精确级性能模拟器，进行性能建模与分析，定位架构瓶颈
• 跨团队协同RTL、算子、编译器等工程师，推动AI芯片的流片落地与软件生态适配
• 深厚的CPU/GPU芯片架构理论基础，熟悉SoC建模及软硬件协同设计
• 熟练掌握C++、Python、Verilog等编程语言，具备扎实的工程实现能力
• 精通GEM5、GPGPU-sim等主流模拟器，具备周期精确级性能模拟器的开发与性能分析经验

申请策略

• 提前了解腾讯自研芯片的业务进展与技术路线，面试时展现对公司底层算力战略的理解
• 准备好具体的架构优化案例，用STAR法则清晰阐述你如何发现瓶颈、提出方案并最终落地
• 重点突出在CPU/GPU架构设计、SoC建模或性能模拟器开发方面的实际项目经验与量化成果
• 展示参与过的周期精确级模拟器开发经历，说明如何定位架构瓶颈并提升算力/带宽效率
• 强调C++、Python、Verilog的综合运用能力，以及与RTL、编译器团队跨职能协作的成功案例
• 深入复习计算机体系结构经典理论，并关注最新的大模型算力需求（如Transformer架构的硬件优化）
• 熟悉GEM5或GPGPU-sim的底层源码与扩展机制，提升性能建模与瓶颈分析的实战能力

面试指南

• 采用STAR法则（情境、任务、行动、结果）回答项目经验，重点突出‘发现问题-分析瓶颈-提出方案-验证效果’的闭环
• 对于架构优化问题，采用‘自顶向下’的分析框架：先从业务场景（如大模型算子特征）出发，推导硬件需求，再细化到微架构模块（Core/Cache/调度器）的具体优化策略
• 请详细描述你参与过的周期精确级性能模拟器的开发过程，遇到了哪些性能分析难题，如何解决的？
• 面向大模型场景（如Transformer），你认为当前GPU架构的瓶颈在哪里？你会如何对微架构进行针对性优化？
• 在SoC建模中，如何有效联通软件和硬件进行整体性能评估？请分享一个具体案例
• 如果仿真结果显示算力利用率未达预期，你会从哪些维度（如缓存、调度器、带宽）去排查和优化？
• 系统复习计算机体系结构核心知识，特别是GPU架构、缓存一致性、内存带宽及调度机制
• 深入了解大模型推理/训练的算力特征（如访存密集型、计算密集型），并思考其对硬件架构的具体要求