阿里巴巴
平头哥-PCIe设计专家-上海
平头哥-PCIe设计专家-上海
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic
Cxl
Dma
Fpga
Pcie
Serdes
微架构设计
芯片流片
值不值得投
78综合评分
综合评分 78
头部平台核心芯片研发岗，技术前沿且成长空间大，薪资竞争力强，但流片期工作强度可能较高。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6.5万
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 3250 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
上海 · 芯片设计 · 约 420 个在招
职位详情
关于这个职位
该职位隶属于阿里平头哥半导体，主要负责高性能计算芯片中PCIe/CXL子系统的微架构设计、代码开发及端到端交付
你需要与跨团队协作，完成从协议桥、控制器到DMA模块的设计、验证及流片后的测试工作，确保芯片整体PPA及虚拟化需求得到满足
最低要求
年以上ASIC/FPGA经验
熟悉PCIe/CXL协议，包括物理层、数据链路层和协议层相关协议
有实际PCIe/CXL的流片经验，包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验
熟悉常见的总线协议，包括AXI/AHB/APB等相关协议，以及常用数字IP、SerDes等
熟悉芯片设计流程，并有参与流片的经验
自我驱动，具备优秀的问题解决和团队协作能力
工作职责
根据SOC整体需求，评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求
负责PCIe/CXL协议桥，PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试
完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持
优先资格
有PCIe/CXL协议相关开发经验者优先
参与过芯片顶层集成整合、大型芯片设计经验者优先
AI 洞察
优缺点分析
优点
- 核心业务与技术前沿：参与高性能计算芯片的核心互联协议设计，技术壁垒高，行业认可度极高
- 完整的流片闭环：能够接触到从微架构设计、前端验证到流片bring-up的完整芯片生命周期，积累宝贵的实战经验
- 顶尖平台资源：依托头部科技公司的算力与资金优势，能够参与大型、高复杂度的芯片项目
- 适合具备5年以上ASIC/FPGA经验、有完整流片经历，且对底层互联协议有深入研究的资深芯片设计工程师
缺点 / 挑战
- 技术难度与压力：PCIe/CXL协议复杂且迭代快，对时序优化、PPA指标把控要求极高，技术挑战大
- 跨部门协同成本：作为子系统负责人，需要与验证、后端、软件等多个团队紧密配合，沟通与推进成本较高
角色解读
- 纵向可发展为芯片架构师或技术总监，主导下一代高性能计算芯片的顶层架构设计
- 横向可拓展至系统级芯片（SoC）集成、软硬件协同优化或AI芯片底层互联技术领域
- 负责高性能计算芯片中PCIe/CXL子系统的微架构设计与指标评估，确保满足整体PPA和虚拟化需求
- 主导PCIe/CXL协议桥、控制器及DMA等核心模块的代码开发与跨团队协作验证
- 推进端到端设计交付，涵盖从前端设计检查到FPGA/EMU平台及流片后的软硬协同测试
- 深入理解PCIe/CXL协议栈（物理层、数据链路层、协议层）及AXI/AHB/APB等常见总线协议
- 具备扎实的ASIC/FPGA开发能力，熟悉芯片设计全流程及SerDes等常用数字IP
- 拥有实际的芯片流片经验，能够独立完成芯片回片bring-up及FPGA/EMU平台的测试验证
申请策略
- 准备一份详细的项目作品集或技术文档（脱敏），展示微架构设计思路和代码实现逻辑
- 了解平头哥在AI芯片、服务器芯片领域的最新产品布局，面试时结合业务场景探讨PCIe/CXL的应用价值
- 突出PCIe/CXL协议的实际开发经验，特别是物理层、数据链路层和协议层的具体落地案例
- 详细列出参与过的流片项目，强调在芯片回片bring-up和FPGA/EMU软硬协同测试中的具体贡献
- 展示在大型芯片顶层集成、PPA优化及跨团队协作解决复杂时序/功能问题的成功案例
- 深入研读最新的PCIe Gen5/Gen6及CXL 2.0/3.0协议规范，了解行业最新演进趋势
- 复习并强化VCS、Lint、CDC、RDC等EDA工具的高级用法，提升端到端设计交付的效率与质量
面试指南
- STAR法则：针对项目经验，按照情境、任务、行动、结果结构化回答，突出个人贡献与量化成果
- 问题排查逻辑：针对bring-up或调试问题，展示从现象观察、假设提出、信号抓取到根因定位的系统性排查思路
- 架构权衡思维：在回答设计问题时，不仅给出方案，还要对比不同方案的优缺点，说明最终选择的依据
- 请详细描述你在PCIe/CXL控制器或协议桥设计中的微架构方案，如何解决PPA（性能、功耗、面积）的平衡问题？
- 在芯片回片bring-up阶段，你遇到过最棘手的硬件问题是什么？是如何定位并解决的？
- 针对PCIe/CXL协议中的DMA模块，你是如何进行微架构设计以保证高吞吐量和低延迟的？
- 在FPGA/EMU平台上进行软硬协同测试时，如何搭建验证环境并提高调试效率？
- 请分享一个你主导的芯片顶层集成案例，如何处理跨模块的时序收敛和CDC/RDC问题？
职位点评
薪资福利85
成长发展90
工作生活50
使命价值80
薪资福利
85较高
职位为专家级芯片设计岗，薪资处于行业高位，且依托头部平台，整体薪酬福利具备较强竞争力。
薪资信号未披露（AI估算：5千–8万/月）
成长发展
90较高
涉及高性能计算芯片核心互联协议及完整流片流程，技术壁垒高，能极大提升个人在芯片设计领域的专业深度与行业价值。
技术前沿前沿/新兴技术
技术栈PCIe、CXL、ASIC、FPGA、AXI/AHB/APB、SerDes、DMA、vcs、lint、cdc、rdc
业务类型ambiguous
工作生活
50较低
JD未提及工作模式与加班情况，但芯片流片及bring-up阶段通常伴随较高的工作强度与压力，WLB情况无法明确判断。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
参与高性能计算芯片底层核心协议研发，助力国产算力基础设施发展，具有较高的技术使命感与行业社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs