高通
Signal Integrity Architect, PCIe/CXL
Signal Integrity Architect, PCIe/CXL
发布于 3 小时前普通员工/个人贡献者
全职员工远程工作硬件工程
硬件工程
Cxl
Hfss
Ibis-Ami
Pam4
Serdes
Siwave
值不值得投
79综合评分
综合评分 79
技术前沿、远程办公、专家级岗位，薪资未披露但预计优厚。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
10万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 230 个在招 · 其中硬件工程 53 个
市场机会
选择面较广
台北 · 硬件工程 · 77 个在招
职位详情
关于这个职位
作为高通数据中心团队的高级信号完整性架构师，您将负责PCIe Gen 6+和CXL接口的端到端信号完整性分析、设计与验证
您将与芯片、封装、板级、固件等多个团队协作，主导从架构定义到平台验证的全流程，确保服务器平台的高速互连性能
该职位要求深厚的SI理论知识和丰富的PCIe/CXL实战经验
最低要求
工程、信息系统、计算机科学或相关领域的学士学位，并具备8年以上系统工程师或相关工作经验
或
工程、信息系统、计算机科学或相关领域的硕士学位，并具备7年以上系统工程师或相关工作经验
或
工程、信息系统、计算机科学或相关领域的博士学位，并具备6年以上系统工程师或相关工作经验
工作职责
负责PCIe Gen 6+和CXL接口从早期架构到平台验证的端到端SI分析和设计收敛
为PCIe/CXL链路制定信道预算、裕量分析、设计规则、签核标准和关联计划
负责PCIe REFCLK分配的SI架构和技术指导，包括抖动预算和拓扑考虑
负责重定时器和红驱器的SI分析和集成指导，包括布局、信道划分、模型使用和系统裕量
使用频域和时域方法（包括S参数和基于IBIS-AMI的分析）构建和维护封装到电路板以及全信道仿真模型
在PCIe/CXL领域内，为PCB叠层、材料、布线约束、过孔转换、连接器、线缆和组件选择提供可操作的指导
评估PCIe/CXL的芯片/封装SI输入和封装到电路板的相互作用，与芯片和封装团队合作，并为SI负责人提供平台集成和签核建议
定义PCIe/CXL验证和平台合规性证据方法
与验证工程师合作进行测量执行、实验室关联、裕量演示和调试
与固件、系统和组件团队合作，进行链路启动、均衡、重定时器固件交互、互操作性和根本原因分析
开发和自动化分析流程，以提高生产力、准确性、可重复性和可扩展性
为设计指南、客户资料、技术评审以及工程团队、高级领导、客户、供应商和ODM合作伙伴的建议贡献特定接口的内容
指导工程师并在PCIe/CXL领域内提供技术方向
优先资格
电气工程、计算机工程或相关领域的博士学位
年以上高速系统SI分析、仿真、验证和架构经验
在服务器级平台上拥有PCIe Gen 6+信道建模、链路仿真、合规性验证、实验室关联和调试的深入实践经验
具备CXL物理层实现和互操作性的实用知识
深入理解计算电磁学、均衡技术、PAM4信令和SerDes链路分析
有验证供应商或内部生成的信道模型（包括IBIS-AMI和S参数模型）的经验
有使用Cadence Allegro等封装和PCB设计工具的经验
精通Python、MATLAB、Perl或类似的脚本和自动化环境
有开发服务器、AI、HPC、数据中心或其他高性能计算平台的经验
AI 洞察
优缺点分析
优点
- 高通是行业巨头，数据中心业务是重点发展方向，平台和资源优越
- 远程工作模式提供了极大的灵活性，有利于平衡工作与生活
- 与全球顶尖工程师合作，能快速提升技术视野和影响力
- 职位要求极高，需要10年以上经验并精通多项复杂技能，技术门槛高
- 作为跨团队的技术负责人，需要强大的沟通协调能力和项目管理能力
缺点 / 挑战
- 负责PCIe Gen 6+和CXL等前沿技术，技术挑战大，个人成长空间广阔
- 数据中心市场竞争激烈，工作可能面临较大的交付压力
- 适合在高速数字系统SI领域有深厚积累，渴望挑战前沿技术，并希望获得高度工作自主权的资深专家
角色解读
- 作为SI领域的专家，可以继续深耕技术，成为公司内部的技术权威或首席科学家
- 可以转向技术管理岗位，带领SI团队，负责更大范围的平台级技术决策
- 凭借对数据中心平台的整体理解，可以向系统架构师或产品经理方向发展
- 负责高通数据中心服务器平台中PCIe Gen 6+和CXL接口的信号完整性（SI）架构设计，从早期架构定义到最终平台验证的全流程技术负责人
- 主导端到端的信道分析、预算分配、设计规则制定和签核标准，确保高速互连的可靠性和性能
- 与芯片、封装、PCB、固件、验证等多个团队紧密协作，解决从芯片到系统层面的信号完整性问题，并提供技术指导
- 开发和自动化SI分析流程，提升工作效率和准确性，并负责相关技术文档和客户支持材料的编写
- 深厚的信号完整性理论基础，包括传输线理论、S参数、串扰、抖动、均衡等
- 精通PCIe/CXL接口规范，具备PCIe Gen 6或同级高速SerDes的SI设计和验证经验
- 熟练使用ANSYS HFSS/SIwave、Cadence Sigrity、Keysight ADS等主流SI仿真工具
- 具备实验室验证经验，能使用示波器、VNA、BERT等设备进行相关性分析和调试
申请策略
- 在申请材料中明确表达你对数据中心和高性能计算领域的热情
- 准备一个关于你过往SI项目挑战和解决方案的详细故事，用于面试展示
- 了解高通数据中心平台的产品路线图，思考你的技能如何与之匹配
- 突出PCIe Gen 6或更高速率接口的完整SI设计、仿真和验证项目经验，强调你在其中的主导作用
- 详细描述你处理复杂信道问题的案例，例如长距离信道、重定时器/红驱器集成、REFCLK优化等
- 列出你精通的仿真工具和脚本语言，并展示你如何通过自动化提升工作效率
- 强调与跨职能团队（芯片、封装、板级、固件）协作的经验和成果
- 深入学习CXL协议规范和物理层实现细节，补充CXL相关项目经验
面试指南
- 回答问题时，建议采用STAR法则（情境-任务-行动-结果），清晰阐述你在项目中的具体角色、面临的技术难点、采取的技术方案和最终达成的量化成果
- 对于技术问题，要展现系统性的思考过程，从理论分析到仿真验证再到实验测试
- 请详细描述一个你主导的PCIe Gen 5或Gen 6信道设计项目，从架构到验证，你是如何确保设计收敛的？
- 在PCIe/CXL链路中引入重定时器（Retimer）会带来哪些SI挑战？你如何评估和解决？
- 如何为PCIe REFCLK分配制定抖动预算？需要考虑哪些关键因素？
- 你如何将仿真结果与实验室测试数据进行关联？如果出现相关性不佳，你会如何排查？
- 请谈谈你对CXL协议的理解，以及它对信号完整性设计带来的新挑战
- 复习PCIe和CXL协议规范，特别是物理层和电气子块的相关章节
职位点评
薪资福利70
成长发展90
工作生活80
使命价值75
薪资福利
70中等
职位未明确薪资范围，但作为高通资深专家级岗位，薪资水平预计具有竞争力。公司为已上市跨国巨头，福利体系完善。
薪资信号未披露（AI估算：8千–12万/月）
成长发展
90较高
该职位处于PCIe Gen 6+和CXL技术前沿，技术挑战大，成长空间广阔。公司提供与全球顶尖工程师合作的机会，并承担指导新人的职责，有利于技术领导力的培养。
技术前沿前沿/新兴技术
技术栈PCIe Gen 6、CXL、Signal Integrity、SerDes、PAM4、IBIS-AMI、S-parameters、HFSS、SIwave
成长机会Mentor engineers
业务类型ambiguous
工作生活
80较高
职位明确为远程工作，提供了极高的办公灵活性。工作地点在台湾，具体办公模式未提及，但远程工作本身对生活化动机有显著正向影响。
工作模式远程工作
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
高通数据中心团队致力于开发下一代计算平台，推动行业转型，工作具有较高的技术价值和社会意义。但职位描述中未明确提及具体的社会使命或价值导向。
行业发展高速增长赛道
社会影响中性/一般
使命信号transforming the industry、next-generation computing platforms
创新程度积极采用新技术
高通 的其他在招职位
相似职位推荐
Watch Jobs