阿里巴巴
平头哥-DFT设计/DFT CAD开发高级工程师/专家-成都
平头哥-DFT设计/DFT CAD开发高级工程师/专家-成都
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Atpg
Dfd
Dft
Mbist
Soc设计
Tcl
Tetramax
值不值得投
80综合评分
综合评分 80
核心芯片研发专家岗、技术壁垒高且发展前景广阔，薪资预期处于高位，但WLB与办公模式未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 3250 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
成都 · 芯片设计 · 82 个在招
职位详情
关于这个职位
该职位主要负责复杂芯片的DFT/DFD架构定义与功能实现，包括SCAN、MBIST等测试逻辑设计及量产测试向量开发
同时需参与DFT CAD工具与流程的评估建立，要求具备丰富的数字SoC设计验证经验及扎实的脚本开发能力
最低要求
本科学历需7年以上，或硕士学历需5年以上DFT设计验证及测试向量开发经验
熟悉Scan/ATPG、MBIST、边界扫描（Boundary Scan）及其他DFT技术
熟悉业界主流DFT工具，如DFTMax、TetraMax、TestKompress、FastScan、Tessent Mbist、SMS等
熟悉数字SoC/ASIC设计，包括静态时序分析（STA）、验证及RTL编码
精通Verilog、System Verilog和VHDL等硬件描述语言
熟悉Tcl、Python、Perl等脚本语言
具备良好的英语听说读写能力
工作职责
参与复杂芯片DFT/DFD特性与架构定义
实现DFT功能，包括SCAN、边界扫描（Boundary SCAN）、MBIST及模拟宏测试逻辑
生成DFT相关时序约束并推进时序收敛（Timing Closure）
为量产测试开发并验证高覆盖率且具成本效益的测试向量（Test Patterns）
设计、实现并验证其他DFX特性（如调试、特征分析、良率等）
评估并建立先进的DFT/DFD工具与流程（针对DFT CAD方向）
优先资格
具备DFT平台开发技能者优先（针对DFT CAD方向）
AI 洞察
优缺点分析
优点
- 依托头部科技企业的芯片业务线，能接触到业界最前沿的复杂SoC芯片设计与量产落地项目
- DFT CAD方向结合了芯片设计与软件开发，技能壁垒高，职业生命周期长且越老越吃香
- 提供完善的研发资源与工具链支持，有利于个人技术深度的挖掘与行业影响力的建立
- 适合具备扎实数字IC设计基础、对芯片测试与自动化流程开发有浓厚兴趣，且追求长期技术深耕的资深工程师
缺点 / 挑战
- 芯片流片成本极高，对DFT覆盖率与时序收敛的要求极为严苛，工作压力与责任较大
- 需要同时兼顾底层硬件逻辑设计与上层CAD脚本开发，对跨领域知识融合能力要求较高
角色解读
- 从高级DFT设计工程师向DFT架构师或技术专家方向发展，主导下一代芯片测试架构
- 横向拓展至DFX（可测试性、可调试性等）全链路专家，或转型为芯片研发项目管理岗
- 负责复杂芯片的DFT/DFD架构定义与功能实现，涵盖SCAN、MBIST等核心测试逻辑
- 开发并验证高覆盖率的量产测试向量，确保芯片良率与测试成本的最优平衡
- 评估并搭建先进的DFT CAD工具与自动化流程，提升团队整体设计效率
- 精通数字SoC/ASIC设计流程，熟练掌握Verilog/SystemVerilog等硬件描述语言
- 深入理解Scan/ATPG、MBIST等DFT技术，并能熟练使用TetraMax等业界主流EDA工具
- 具备扎实的脚本编程能力（Tcl/Python/Perl），以支持DFT CAD平台的开发与维护
申请策略
- 了解平头哥近期发布的芯片产品及其测试架构特点，面试时展现对业务的深入理解
- 准备好英文面试环节，JD明确要求良好的英语听说读写能力，需能用英文流畅进行技术探讨
- 突出在复杂SoC芯片中主导DFT架构定义、时序收敛及高覆盖率测试向量开发的具体项目成果
- 详细列出熟练使用的DFT EDA工具（如TetraMax、Tessent等）及自研DFT CAD平台/脚本的开发经验
- 强调在提升芯片良率、降低测试成本或缩短DFT设计周期方面的量化贡献
- 深入学习Python/Tcl在EDA工具二次开发及自动化流程搭建中的应用，提升DFT CAD能力
- 关注先进制程下DFT/DFD面临的新挑战及业界最新的测试架构解决方案
面试指南
- STAR法则：针对项目经验题，按情境、任务、行动、结果展开，重点突出量化指标（如覆盖率提升百分比、测试时间缩短比例）
- 技术深度剖析：针对原理题，先讲核心概念，再结合具体芯片架构或工具配置细节，最后总结最佳实践
- 请详细描述你参与过的最复杂的SoC芯片DFT架构定义过程，遇到了哪些时序收敛难题及如何解决？
- 在开发高覆盖率且低成本的量产测试向量时，你通常如何平衡测试覆盖率与测试时间/成本？
- 针对DFT CAD方向，你曾使用Python或Tcl开发过哪些自动化流程或工具？解决了什么痛点？
- 请解释MBIST和Boundary Scan在芯片测试中的具体应用场景及配置流程
- 复习数字电路设计、STA（静态时序分析）及主流DFT工具的高级用法，确保技术细节对答如流
- 准备1-2个全英文的技术项目介绍，以应对JD中强调的英语能力考察
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
JD未明确披露薪资与福利细节，但基于7年以上资深专家岗的市场定位，其薪资预期处于高位，能较好满足补偿性动机。
薪资信号未披露（AI估算：4千–8万/月）
成长发展
90较高
岗位涉及前沿芯片DFT架构与CAD工具开发，技术壁垒高，能接触到复杂的SoC项目，发展性极强。
技术前沿前沿/新兴技术
技术栈DFT、DFD、SCAN、MBIST、ATPG、TetraMax、Verilog、System Verilog、Python、Tcl、SoC、ASIC、STA
业务类型ambiguous
工作生活
60中等
JD未明确提及工作模式与WLB信息，无法准确判断工作强度，生活化动机满足程度中等。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
参与底层核心芯片的研发与测试架构设计，对推动半导体技术发展具有较高的社会价值与使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs