长鑫存储
DFT开发工程师-DFT Engineer(J21704)
DFT开发工程师-DFT Engineer(J21704)
发布于 41 分钟前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Atpg
Dft
Iso26262
Mbist
Silicon Bring-Up
Soc
Systemverilog
Tcl
Tessent
值不值得投
80综合评分
综合评分 80
国内半导体龙头、高技术壁垒、强发展导向、工作强度中等偏上
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
与半导体封装测试中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1960 个在招 · 其中半导体封装测试 7 个
市场机会
选择不多
合肥 · 半导体封装测试 · 7 个在招
职位详情
关于这个职位
负责SoC芯片的DFT架构设计与实现，包括Scan、MBIST及Boundary Scan方案制定
使用EDA工具进行ATPG生成与故障仿真，优化测试覆盖率并推动Tape-out目标达成
协同测试团队进行Silicon Bring-up及良率分析，闭环测试问题，确保芯片质量
最低要求
教育背景与专业知识：硕士及以上学历，微电子、集成电路设计、电子工程、计算机等相关专业
专业技能与资格：能使用Tessent（含MBIST、FastScan、TestKompress）或国产DFT EDA工具完成ATPG生成与故障仿真
能使用Verilog/SystemVerilog完成复杂设计分析及门级网表处理
能使用Perl、Python或Tcl进行测试流程自动化开发
行业与专业经验：5年以上数字芯片DFT开发经验，完成过至少一款芯片从设计到流片的完整DFT实现
其他要求：具有严谨逻辑思维和Debug排故能力，能独立分析并快速定位复杂设计问题
具有跨团队协作能力，能与设计、后端、测试团队高效协同
工作职责
DFT架构设计与实现：主导SoC芯片的DFT架构设计，制定顶层及模块级实现方案（包含Scan、MBIST、Boundary Scan），推动RTL到门级的Scan插入及扫描链优化
MBIST方案开发与迭代：设计并实现各类存储器及逻辑BIST架构，配置生成MBIST控制器，集成存储器修复逻辑并优化测试覆盖率
ATPG生成与覆盖率闭环：使用EDA工具生成Scan测试向量，执行故障仿真，分析Stuck-at及Transition-delay等故障模型覆盖率，推动测试覆盖率达成Tape-out目标
测试协同与良率提升：输出DFT测试规范与向量文件，协同测试工程团队进行Silicon Bring-up及良率分析，闭环测试问题
优先资格
项目/任务成果：具有SOC芯片Top-level DFT集成经验，能基于AXI/AHB总线及JTAG架构完成芯片级DFT集成
具有ISO26262功能安全相关项目经验
AI 洞察
优缺点分析
优点
- 长鑫存储作为国内DRAM龙头，平台稳定且技术积累深厚
- 接触先进制程和复杂SoC设计，技术成长空间大
- DFT工作常需在项目后期高压下赶进度，需应对复杂的硅后调试问题
缺点 / 挑战
- DFT是芯片量产关键瓶颈环节，核心价值高，职业护城河深
- 要求5年以上经验且需完整流片案例，门槛较高
- 跨部门协作频繁，沟通成本较高
- 适合在半导体测试领域有深厚积累、追求技术深度、能承受一定项目压力的资深工程师
角色解读
- 可向首席DFT工程师、技术专家方向发展，或转向芯片架构师、测试总监等管理岗位
- 随着汽车电子和功能安全需求增长，ISO26262方向专家价值显著提升
- 负责SoC芯片的DFT（可测试性设计）架构设计与实现，包括Scan、MBIST等方案的制定与落地
- 使用EDA工具进行ATPG生成和故障仿真，优化测试覆盖率
- 协同测试团队进行硅后验证和良率分析，解决测试相关问题
- 精通Tessent或国产DFT EDA工具，熟练掌握Verilog/SystemVerilog进行门级网表处理
- 具备Perl/Python/Tcl脚本自动化能力
- 拥有5年以上数字芯片DFT全流程经验，熟悉AXI/AHB/JTAG总线集成
申请策略
- 关注长鑫存储的最新技术动态和产品线
- 面试中准备具体的Debug案例，展示解决复杂问题的能力
- 强调跨团队协作经验，体现沟通与推动力
- 突出完整的流片项目经验，明确标注参与的芯片类型、制程节点及最终良率表现
- 详细列出掌握的EDA工具链（如Tessent具体模块）及自研脚本工具
- 强调在覆盖率提升和问题闭环中的具体贡献
- 若缺乏国产EDA工具经验，建议提前了解华大九天等国内工具链
- 加强ISO26262功能安全标准的学习，这是加分项
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述项目经历
- 重点突出技术难点、个人贡献、量化成果（如覆盖率提升百分比、缺陷捕获数）
- 对于技术问题，展示清晰的逻辑推导过程和工具使用细节
- 请介绍一个你主导的SoC DFT项目，遇到的最大挑战及解决方案？
- 如何在保证覆盖率的前提下优化Scan链长度和测试时间？
- 请描述Tessent中MBIST控制器的配置流程及常见故障排查方法
- 如何评估和提升Transition-delay故障的覆盖率？
- 在Silicon Bring-up阶段发现良率异常，你的分析思路是什么？
职位点评
薪资福利85
成长发展90
工作生活60
使命价值75
薪资福利
85较高
长鑫存储作为行业龙头，提供具有竞争力的薪酬和稳定的职业发展平台，满足高薪与稳定性需求。
薪资信号未披露（AI估算：3.5千–6.0万/月）
成长发展
90较高
职位涉及前沿的SoC DFT技术和功能安全标准，技术含量高，成长路径清晰，能满足强烈的技能成长需求。
技术前沿主流现代技术
技术栈DFT、SoC、Tessent、ATPG、MBIST、ISO26262
业务类型profit_center
工作生活
60中等
半导体行业通常工作强度较大，尤其是项目后期。JD未提及弹性工作制，可能需现场办公，WLB一般。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
参与国产高端芯片研发，对打破国外技术垄断、推动半导体产业发展具有积极意义，社会价值感较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
厂建成本控制工程师-Construction Cost Control Engineer(J20225)
长鑫存储 · 北京市AI 估算 · 1.5–2.5万AI全栈开发工程师-AI Full Stack Engineer(J21711)
长鑫存储 · 合肥市AI 估算 · 2.0–3.5万大数据开发工程师-Big Data Development Engineer(J21712)
长鑫存储 · 合肥市AI 估算 · 2.0–3.5万客户支持专员-Customer Support Specialist(J21102)
长鑫存储 · 合肥市AI 估算 · 6.0千–1.0万DDR测试工程师-DDR Test Engineer(J21709)
长鑫存储 · 合肥市AI 估算 · 2.0–3.5万
相似职位推荐
Packaging Engineer
超威半导体 · 新竹市
AI 估算 · 4.5–7.5万1 小时前发布
R&D先進封裝技術發展
台积电 · 新竹市
AI 估算 · 4.5–9.0万1 小时前发布
【2027 TSMC RDSS&AO】Advanced Packaging Technology Development Engineer (APTD)
台积电 · 新竹市
AI 估算 · 2.5–4.5万1 小时前发布
Research and Development Engineer (R&D)
台积电 · 新竹市
AI 估算 · 4.5–8.0万1 小时前发布
Senior Designer
HCLTech · 北京市
AI 估算 · 2.5–4.5万10 小时前发布
[2026 TSMC US Fall Campus Recruitment] Advanced Packaging Technology Development (APTD)
台积电 · 新竹市
AI 估算 · 1.5–2.5万1 天前发布
R&D Advanced Packaging Module Engineer
台积电 · 新竹市
AI 估算 · 3.5–6.0万1 天前发布
Staff Quality/RMA Engineering, Datacenter (NPI)
高通 · 新竹市
AI 估算 · 8.0–15.0万1 天前发布
Watch Jobs