Watch Jobs
HCLTech logo
HCLTech
Senior Designer
立即应聘

Senior Designer

发布于 2 小时前

普通员工/个人贡献者

AI 估算 · 2.5–4.5万 · AI 参考估算
北京市
高级经验
本科
全职员工仅现场办公半导体封装测试
半导体封装测试
Dfm
Drc/Lvs
Ic Layout
Sram

值不值得投

74综合评分

综合评分 74

前沿MRAM技术、高技能要求、跨国平台、技术成长性强，WLB信息不明

从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。

薪资怎么样

3.5万

比半导体封装测试中位数低

发布情况

新岗位 · 今天发布

公司情况

这家公司招聘很活跃

61 个在招 · 其中半导体封装测试 4 个

市场机会

选择不多

北京 · 半导体封装测试 · 10 个在招

职位详情

关于这个职位

该职位主要负责MRAM（磁阻随机存取存储器）数字和模拟部分的完整定制版图开发与集成

候选人需具备5年以上IC或存储版图工程经验，熟练使用Cadence Virtuoso等工具进行版图设计、物理验证及寄生参数提取，并具备脚本开发能力以优化流程效率

最低要求

电气工程、计算机工程或相关专业本科学历

至少5年IC或存储版图工程相关经验
熟练使用Cadence Virtuoso进行存储版图设计，以及使用Cadence Assura和/或Siemens Calibre进行物理验证
理解存储器编译器架构及主要存储子模块
具备DRC、LVS、LPE、DFM及EM/IR分析经验
具备强大的分析、故障排除、沟通和团队协作能力
能够熟练运用中文和英文进行专业工作交流

工作职责

为MRAM记忆体设计的数字和模拟部分创建基于P单元的版图

开发位元阵列、行解码器、列解码器、感测放大器和输入/输出块的物理版图
将记忆体子模块整合为完整的顶层记忆体版图，同时保持层级、连接性和设计意图
执行版图寄生参数提取(LPE)，并支持为满足性能目标所需的版图修改
执行物理验证，包括设计规则检查(DRC)和版图与原理图对比(LVS)
在整个版图实施和签核过程中应用可制造性设计(DFM)和良率设计(DFY)原则
分析潜在的电迁移、IR压降、电源完整性和信号完整性风险，并实施必要的版图改进
在需要时开发或维护PERL、Shell、TCL或Cadence SKILL生产力脚本
与电路设计、验证和工艺团队合作，解决版图问题并支持设计闭环

优先资格

拥有MRAM存储版图实战经验

具备低功耗、高性能或高密度SRAM设计经验
熟悉多种半导体工艺节点
有使用Cadence Voltus和Synopsys StarRC的经验
具备PERL、Shell、TCL或Cadence SKILL脚本开发经验

AI 洞察

优缺点分析

优点

  • 掌握MRAM等新兴存储技术的核心版图技能，行业壁垒高
  • 跨国平台提供规范的技术流程和国际化视野
  • 技术栈全面，涵盖从设计到验证再到自动化的完整环节
  • 对细节要求极高，需反复迭代以满足严苛的DRC/LVS和性能指标
  • 需要持续跟进不同工艺节点的版图规则变化
  • 适合追求技术深度、注重细节、具备较强逻辑分析和动手能力的IC版图工程师，尤其是对存储器件感兴趣的技术人员

缺点 / 挑战

  • 需同时处理多任务并行压力，确保设计按时闭环

角色解读

  • 可向资深IC版图专家发展，专注于先进制程存储器件设计
  • 或转向版图团队管理岗位，负责项目交付与技术指导
  • 也可拓展至更广泛的模拟/混合信号IC设计领域
  • 负责MRAM存储芯片的全定制版图设计，包括数字和模拟模块的物理实现
  • 执行严格的物理验证（DRC/LVS）和寄生参数提取，确保设计符合性能和制造要求
  • 编写脚本自动化处理版图数据，提升设计效率
  • 精通Cadence Virtuoso进行复杂存储单元版图设计
  • 熟练掌握Assura/Calibre进行物理验证
  • 深入理解DFM/DFY及信号完整性分析
  • 具备PERL/SKILL等脚本编程能力以优化工作流程

申请策略

  • 准备详细的项目案例，说明如何解决复杂的版图冲突或信号完整性问题
  • 体现双语工作能力，这在跨国团队中是重要加分项
  • 突出展示MRAM或SRAM的具体版图项目经验，量化成果（如面积缩减比例、良率提升数据）
  • 强调脚本自动化能力，展示如何通过代码提高生产效率
  • 列举熟悉的EDA工具和工艺节点
  • 若缺乏MRAM经验，可补充学习新型非易失性存储器的基本原理
  • 强化Python或SKILL脚本在版图数据处理中的应用案例
  • 深入了解先进制程下的DFM挑战

面试指南

  • 采用STAR法则（情境、任务、行动、结果）回答技术问题
  • 重点展示问题分析思路而非单纯罗列工具
  • 强调跨部门协作在解决设计闭环中的作用
  • 用具体数据支撑你的技术决策
  • 请描述你过去项目中遇到的最复杂的DRC/LVS错误及其解决方法
  • 你是如何平衡版图面积、性能和功耗这三个关键指标的？
  • 请举例说明你如何使用脚本语言优化版图流程
  • 对于MRAM这种新型存储器，你认为版图设计中最大的挑战是什么？

职位点评

薪资福利75
成长发展85
工作生活60
使命价值70

薪资福利

75中等

作为已上市的跨国巨头企业，HCLTech通常提供具有市场竞争力的薪酬和完善的福利体系，尤其在高端IC技术领域，薪资水平处于行业中上。

薪资信号未披露（AI估算：2.5千–4.5万/月）

成长发展

85较高

职位涉及MRAM这一前沿存储技术，且要求掌握从版图到验证再到脚本自动化的全流程技能，技术成长空间大，有利于成为细分领域的专家。

技术前沿前沿/新兴技术
技术栈MRAM、SRAM、Cadence Virtuoso、Assura、Calibre、SKILL、DFM、LVS
业务类型cost_center

工作生活

60中等

JD未明确提及弹性工作或远程办公政策，通常此类硬件研发岗位需现场办公。虽然未提及高强度加班，但IC设计行业普遍节奏较快，需做好心理准备。

工作模式未明确
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

参与MRAM等新型存储技术的研发，有助于推动半导体行业的创新和技术进步，具有一定的行业价值和技术使命感。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术

HCLTech 的其他在招职位

相似职位推荐

[2026 TSMC US Fall Campus Recruitment] Advanced Packaging Technology Development (APTD)

台积电 · 新竹市
AI 估算 · 1.5–2.5万17 小时前发布

R&D Advanced Packaging Module Engineer

台积电 · 新竹市
AI 估算 · 3.5–6.0万17 小时前发布

Staff Quality/RMA Engineering, Datacenter (NPI)

高通 · 新竹市
AI 估算 · 8.0–15.0万18 小时前发布

Senior Quality Engineer, Product Security (NPI)

高通 · 新竹市
AI 估算 · 6.0–10.0万18 小时前发布

Digital IC Verification Engineer (CN Campus)

芯源系统 · 成都市
AI 估算 · 1.2–2.0万2 天前发布

Physical Digital Design Engineer (CN Campus)

芯源系统 · 成都市
AI 估算 · 2.0–3.5万2 天前发布

Senior Mask Layout Design Engineer

英伟达 · 新竹市
AI 估算 · 6.0–10.0万2 天前发布

Substrate IC Package Layout Design Engineer

Etched · 台北市
AI 估算 · 15.0–25.0万2 天前发布
Watch Jobs