Etched
Substrate IC Package Layout Design Engineer
Substrate IC Package Layout Design Engineer
发布于 37 分钟前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Ai Accelerator
Allegro Package Designer
Cowos
Drc/Lvs
Hardware Engineering
Pcb Design
Power Integrity (Pi)
Signal Integrity (Si)
值不值得投
74综合评分
综合评分 74
AI硬件前沿技术、高薪股权、完全现场办公、高技术挑战
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
20.0万
比半导体封装测试中位数高
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
9 个在招
市场机会
选择不多
台北 · 半导体封装测试 · 5 个在招
职位详情
关于这个职位
负责高性能AI处理器及加速器的高功率、高速信号IC基板封装布局设计
需主导>50mm复杂多层基板的设计，优化700W+功耗下的电源完整性，并解决50GHz以上的高速信号传输问题
同时负责CoWoS集成优化及DRC/LVS验证，确保设计的可制造性与性能最优
最低要求
电气工程、计算机工程或相关专业学士或硕士学位
年以上高性能处理器或加速器IC基板布局设计经验
具备大型基板（>50mm）和复杂高密度布局的丰富经验
拥有高功率（700W+）封装设计及稳健电源网络的实际经验
精通高速信号设计（>50GHz）及信号完整性挑战（串扰、反射、阻抗失配）的缓解
熟练掌握CoWoS（Chip-on-Wafer-on-Substrate）中介层设计及其对基板设计的影响
精通Allegro Package Designer（包括约束管理、布线及设计验证）
深入理解SI/PI原理及其在封装级设计中的应用
具备强大的分析能力，能在快节奏的跨职能团队中有效工作
工作职责
IC基板布局设计：领导高性能AI处理器和加速器的复杂IC基板布局设计与开发
设计大型（>50mm）、复杂的多层基板封装，满足高引脚数和密集布线需求
确保支持>700W定制硅片的稳健电源设计
高速信号路由与完整性：开发支持>50GHz信号的高速信号路由解决方案，最小化信号完整性问题（如损耗和串扰）
与SI/PI工程师协作定义信号完整性和电源完整性要求，并在基板布局中实施解决方案
先进封装与CoWoS集成：优化CoWoS中介层设计的性能和电气性能
与芯片设计、包装和制造团队紧密合作，确保设计的可行性和可制造性
设计验证与确认：对所有基板设计执行DRC（设计规则检查）和LVS（版图与原理图对比）验证
为未来的基板设计制定和维护设计文档与指南
支持设计评审并为初级团队成员提供技术指导
AI 洞察
优缺点分析
优点
- 处于AI硬件最前沿，技术壁垒高，接触最新制程与封装技术
- 公司提供具有竞争力的薪酬和股权，平台成长性强
- 完全现场办公，缺乏灵活性
- 在IC封装布局领域有深厚积累的高级工程师，追求技术极致且能接受高强度现场工作的专业人士
缺点 / 挑战
- 要求10年以上极高年限经验，技术难度极大（>50GHz, >700W），工作压力大
角色解读
- 可向首席硬件架构师、封装技术专家或研发负责人方向发展，深耕AI硬件基础设施领域
- 负责AI加速器等高算力芯片的IC基板（Substrate）物理布局设计，处理从高层架构到低层布线的细节
- 精通Allegro等EDA工具，具备深厚的信号完整性(SI)和电源完整性(PI)理论功底，熟悉CoWoS等先进封装工艺
申请策略
- 准备详细的项目作品集，特别是关于如何解决复杂信号完整性和电源分配网络问题的具体案例
- 突出展示大型基板（>50mm）设计案例，量化高功率（700W+）和高速（>50GHz）项目的成功交付经验，强调Allegro高阶应用技能
- 深化对CoWoS等3D封装技术的理解，提升在极端条件下的SI/PI仿真与优化能力
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述具体技术难题，重点阐述问题分析思路、使用的仿真工具、采取的优化措施及最终的性能提升数据
- 请分享一个你处理过的最复杂的IC基板布局项目，遇到的最大SI/PI挑战是什么？
- 如何在700W+功耗下优化基板电源分布网络以降低IR Drop？
- 你对CoWoS中介层设计与基板设计的交互影响有何见解？
- 在使用Allegro进行高密度布线时，如何平衡设计规则与性能指标？
- 复习高速电路设计理论，回顾近期AI芯片封装技术趋势，准备针对特定技术难点的深度解答
职位点评
薪资福利85
成长发展90
工作生活30
使命价值80
薪资福利
85较高
JD提及具有竞争力的薪酬和慷慨的股权包，属于市场高水平待遇，但具体数字未披露。
薪资信号未披露（AI估算：1.5–25.0万/月）
福利待遇Competitive compensation packages、generous equity packages、Comprehensive insurance coverage、top-of-market benefits
成长发展
90较高
职位涉及AI硬件最前沿技术，技术栈先进，且公司鼓励工程与研究结合，个人成长空间巨大。
技术前沿前沿/新兴技术
技术栈AI processors、accelerators、CoWoS、50GHz signaling、Allegro Package Designer、SI/PI
成长机会provide technical guidance to junior team members、contribute to both engineering and research
业务类型profit_center
工作生活
30较低
明确要求完全现场办公（fully in-person），无远程或弹性选项，工作强度暗示较高，WLB得分较低。
工作模式仅现场办公
办公地点市区核心地段
加班情况JD含高强度暗示词
使命价值
80较高
致力于构建前沿智能硬件基础设施，推动AI行业发展，具有明确的技术使命感和行业影响力。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号building hardware for frontier intelligence、redefining the infrastructure layer for the fastest growing industry
创新程度开拓性创新（行业首创）
Etched 的其他在招职位
Infrastructure Engineer, Factory Acceleration
Etched · 台北市AI 估算 · 4.5–8.5万Inventory Manager
Etched · 台北市AI 估算 · 8.0–12.0万Supercomputing Test Software Engineer (Taiwan)
Etched · 台北市AI 估算 · 6.0–10.0万Manufacturing Operations Program Manager (Taiwan)
Etched · 桃园市AI 估算 · 12.0–20.0万Firmware Engineer (Taiwan)
Etched · 台北市AI 估算 · 8.0–16.0万
相似职位推荐
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万10 小时前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万10 小时前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 4.0–7.0万10 小时前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 4.5–8.0万10 小时前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万10 小时前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万10 小时前发布
【2027 TSMC RDSS&AO】Advanced Packaging Technology and Service Engineer (APTS)
台积电 · 新竹市
AI 估算 · 1.2–2.0万10 小时前发布
ASICS Design Engineer, Senior Staff
高通 · 新竹市
AI 估算 · 8.0–15.0万12 小时前发布
Watch Jobs