超威半导体
DFT DV Engineer
DFT DV Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工混合式弹性办公半导体封装测试
半导体封装测试
Asic Verification
Dft
Jtag
Systemverilog
Uvm
Vcs
值不值得投
81综合评分
综合评分 81
顶尖大厂核心研发岗、前沿技术栈、高成长潜力，混合办公但项目压力存在
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6.3万
比半导体封装测试中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
90 个在招
市场机会
选择适中
上海 · 半导体封装测试 · 20 个在招
职位详情
关于这个职位
负责AMD战略硅片业务单元（S3BU）SOC芯片的DFT定义、实现及验证，直至最终硅片上线
主要面向游戏主机APU设计，需与前端团队协作验证调试逻辑并确保硅后功能正常
要求具备8年以上ASIC设计流程经验，精通仿真工具与SystemVerilog/UVM，能独立完成测试计划制定、覆盖率分析及ATE带机调试
最低要求
学历：电子工程(EE)、计算机科学(CS)或相关领域的学士或硕士学位
经验：8年以上相关工作经验
技能：
熟悉完整的ASIC设计流程
具备良好的设计验证知识和调试技能
良好的沟通技巧，能够独立工作和团队合作
强大的问题解决能力
语言：良好的书面和口头英语能力
工作职责
根据规格书制定测试计划，并与架构师和设计师进行评审
开发测试场景以验证设计并分析覆盖率
在TO（Turn Over）之前完成验证任务
参与ATE（自动测试设备）带机调试，并在ATE上调试DFT模式
与DFT设计和前端团队工作，验证调试逻辑并确保其在硅后正常工作
优先资格
熟练至少一种仿真工具（如VCS），具备良好的调试技能
熟悉SystemVerilog/C/C++语言
掌握UVM知识
熟悉脚本语言（如SHELL/Perl/Python）
具备DFT相关知识（如IEEE1149.1/6用于JTAG/BSCAN）者优先
具备Memory BIST知识者优先
具备高速IO（USB/PCIE/DDR/Display）背景知识者优先
熟悉从测试计划评审到TO（Turn Over）的完整验证流程
具备硅后调试（post-Si debug）经验者优先
AI 洞察
优缺点分析
优点
- 平台顶尖：AMD是全球头部半导体巨头，技术栈前沿（AI/高性能计算）
- 核心业务：涉及主机APU等核心产品线，职业含金量高
- 技术深度：深入接触硅后调试和ATE，积累宝贵的量产落地经验
- 经验门槛高：要求8年以上经验，竞争激烈
- 英语要求：需要良好的英文沟通能力，适应跨国团队协作
- 适合在半导体验证领域有深厚积累，特别是熟悉DFT流程和硅后调试的资深工程师
缺点 / 挑战
- 压力较大：芯片验证周期紧，需应对TO节点压力及硅后Debug的挑战
角色解读
- 可向资深验证专家、DFT架构师方向发展，或转向更复杂的SoC系统级验证及芯片架构设计岗位
- 负责AMD主机APU芯片的DFT（可测性设计）验证工作，确保芯片在设计阶段就具备完善的测试能力
- 精通ASIC验证流程，熟练掌握SystemVerilog/UVM及仿真工具（VCS），具备极强的硅后调试和ATE带机能力
申请策略
- 准备英文自我介绍和技术问答，强调跨团队协作和问题解决能力，了解AMD S3BU业务线背景
- 突出8年以上ASIC验证经验，重点展示DFT相关项目（JTAG/BSCAN/Memory BIST），强调UVM/SV实战能力及硅后Debug成功案例
- 复习IEEE 1149.1标准，强化对高速IO接口（PCIe/DDR）的理解，提升Python/Perl脚本自动化能力
面试指南
- 使用STAR法则（情境、任务、行动、结果）回答行为面试题
- 技术题需结合具体项目细节，展示对底层原理的理解而非仅表面操作
- 请描述你过去项目中DFT的具体实施流程和遇到的最大挑战
- 你是如何使用UVM构建验证环境的？如何处理覆盖率封闭问题？
- 请举例说明一次成功的硅后Debug经历，你是如何定位问题的？
- 你对IEEE 1149.1 (JTAG) 标准有哪些具体应用经验？
- 复习数字电路基础、DFT理论（Scan/BIST）、UVM架构
- 准备1-2个详细的硅后Debug案例，梳理清晰的问题定位思路
职位点评
薪资福利85
成长发展90
工作生活65
使命价值80
薪资福利
85较高
作为已上市的跨国巨头，AMD提供具有市场竞争力的薪资和完善的福利体系，对于8年+资深人才而言，薪酬包通常处于行业中上游水平。
薪资信号未披露（AI估算：4.5千–8.0万/月）
成长发展
90较高
职位涉及前沿的AI和高性能计算芯片验证，技术栈先进（UVM/SystemVerilog/DFT），且在顶级大厂工作，个人技术成长和行业视野拓展空间巨大。
技术前沿前沿/新兴技术
技术栈DFT、ASIC、SystemVerilog、UVM、VCS、JTAG、Post-Si Debug、ATE
业务类型profit_center
工作生活
65中等
#LI-VC1代码通常代表混合办公（Virtual/Combined），相比纯现场办公有一定灵活性，但芯片行业验证节点压力大，工作强度可能较高，WLB视具体项目周期而定。
工作模式混合式弹性办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
JD明确提到技术用于解决世界重要挑战（医疗、科学、AI），赋予工作较高的社会意义感和使命感，符合技术驱动型人才的价值观。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号technology has the power to solve the world’s most important challenges、shaping the future、technology that moves the world forward
创新程度积极采用新技术
超威半导体 的其他在招职位
相似职位推荐
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万2 小时前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万2 小时前发布
【2027 TSMC RDSS&AO】Advanced Packaging Technology and Service Engineer (APTS)
台积电 · 新竹市
AI 估算 · 1.2–2.0万3 小时前发布
ASICS Design Engineer, Senior Staff
高通 · 新竹市
AI 估算 · 8.0–15.0万4 小时前发布
数字芯片设计流程工程师（综合DFT相关方向）(J11970)
豪威集团 · 上海市
AI 估算 · 1.8–3.0万5 小时前发布
数字芯片设计流程工程师（验证相关方向）(J11971)
豪威集团 · 上海市
AI 估算 · 2.5–4.0万5 小时前发布
Photo Mask Technician
美光科技 · 台中市
AI 估算 · 4.5–6.5万5 小时前发布
Heterogeneous Integration Physical Design Engineer
高通 · 新竹市
AI 估算 · 6.0–12.0万11 小时前发布
Watch Jobs