OmniVision Group logo
豪威集团
数字芯片设计流程工程师(综合DFT相关方向)(J11970)

数字芯片设计流程工程师(综合DFT相关方向)(J11970)

发布于 3 小时前

普通员工/个人贡献者

AI 估算 · 1.8–3.0万 · AI 参考估算
初级经验
学历未注明
全职员工仅现场办公半导体封装测试
半导体封装测试
Dft
Eda工具
Sta
Tcl
数字芯片设计
流程优化
集成电路

值不值得投

74综合评分

综合评分 74

半导体大厂核心研发岗,技术成长性好,薪资市场水准,工作强度适中偏上

从薪资福利、成长发展、工作生活和使命价值四个维度综合评估,方便横向比较。

薪资怎么样

2.4万

比半导体封装测试中位数低

发布情况

新岗位 · 今天发布

公司情况

这家公司招聘很活跃

约 230 个在招 · 其中半导体封装测试 6 个

市场机会

选择适中

上海 · 半导体封装测试 · 20 个在招

职位详情

关于这个职位

负责数字芯片设计流程的开发与优化,涵盖DFT、综合、STA等关键环节

通过研究新工具与方法论提升项目交付质量,并为设计团队提供技术支持以解决跨环节问题
需具备微电子背景及EDA工具流使用经验

最低要求

微电子/电子工程等相关专业,学士及以上

两年以上相关工作经验
熟悉至少一类相关工具流:Genus, DC, LEC, Formality, Tessent, Tempus, PrimeTime等
熟悉至少一种编程语言:Python, C, Shell, Perl, Tcl等
良好的沟通和团队协作能力
良好的英文听说能力

工作职责

开发数字设计流程,以提升项目交付质量和效率,包括DFT,综合,等价性检查,STA,功耗等

研究设计方法学和相关工具,以满足更多项目需求,例如为各类设计定制流程和调优参数,研究新的工艺节点,评估新的EDA工具和功能等
为设计团队提供流程支持,以满足项目周期,例如快速定位设计问题,解决跨环节的迭代问题等

优先资格

具备DFT或综合相关经验优先

AI 洞察

优缺点分析

优点

  • 处于半导体核心环节,技术壁垒高
  • 上市公司平台稳定,接触先进工艺节点
  • 技能通用性强,跳槽选择多
  • 流程优化往往面临历史债务和跨部门协调难题
  • 对芯片底层流程感兴趣,喜欢钻研工具和脚本,具备较强逻辑思维和解决问题能力的工程师

缺点 / 挑战

  • 需要持续跟进EDA工具更新和新工艺特性,学习压力大

角色解读

  • 可向资深流程工程师、设计方法学专家或设计团队负责人方向发展,深入芯片前端设计领域
  • 构建和维护数字芯片设计的自动化流程,确保从综合到签核各环节的高效运行
  • 精通主流EDA工具链(Synopsys/Cadence),掌握脚本语言进行流程自动化,理解DFT和STA原理

申请策略

  • 了解豪威在CIS领域的市场地位,准备回答关于流程优化如何平衡速度与质量的问题
  • 突出具体使用的EDA工具名称和项目经验,展示脚本自动化能力提升效率的具体案例
  • 加强Python/Tcl脚本编写能力,深入学习DFT原理和STA时序分析细节

面试指南

  • STAR法则:情境-任务-行动-结果,重点描述遇到的具体技术瓶颈及你的解决方案
  • 请介绍你熟悉的EDA工具流及其优缺点
  • 如何在保证覆盖率的前提下优化DFT流程?
  • 遇到跨环节的设计迭代问题,你如何快速定位并解决?
  • 复习数字集成电路设计基础,熟悉Synopsys和Cadence主要工具的基本命令和工作原理

职位点评

薪资福利75
成长发展85
工作生活60
使命价值70

薪资福利

75中等

作为已上市的半导体大厂,提供具有市场竞争力的薪资和完善的福利体系,稳定性较高。

薪资信号市场水准 (1.8千–3.0万/月)

成长发展

85较高

涉及前沿的芯片设计流程和多种EDA工具,技术成长空间大,且公司鼓励研究新方法学。

技术前沿主流现代技术
技术栈DFT、STA、Genus、PrimeTime、Python、Tcl
成长机会研究设计方法学和相关工具、评估新的EDA工具和功能
业务类型profit_center

工作生活

60中等

半导体行业通常节奏较快,但相比互联网大厂可能稍好;JD未明确提及弹性工作制,推测为常规办公模式。

工作模式未明确
办公地点科技园/产业园
加班情况未提及(无法判断)

使命价值

70中等

服务于消费电子和汽车电子核心元器件,对社会科技进步有实质性贡献,行业前景良好。

行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs