高通
Heterogeneous Integration Physical Design Engineer
Heterogeneous Integration Physical Design Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
2.5D/3D Packaging
Dfm
Heterogeneous Integration
Physical Design
Soic
Tsmc Cowos
值不值得投
81综合评分
综合评分 81
顶尖半导体大厂、前沿异构集成技术、高成长潜力、高技术挑战
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
9.0万
比半导体封装测试中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 350 个在招 · 其中半导体封装测试 3 个
市场机会
选择适中
新竹 · 半导体封装测试 · 24 个在招
职位详情
关于这个职位
负责高通先进芯片（如2.5D/3D Chiplet、STCO）的物理设计与异构集成方案评估，涵盖SoIC、CoWoS等封装技术路径
需进行定制DRAM/SRAM集成、PDK开发及流片支持，并与代工厂协作解决DFM及信号完整性问题，推动高性能低功耗产品的技术落地
最低要求
科学、工程或相关领域的学士学位，且拥有4年以上ASIC设计、验证、验证、集成或相关工作经验
或
科学、工程或相关领域的硕士学位，且拥有3年以上ASIC设计、验证、验证、集成或相关工作经验
或
科学、工程或相关领域的博士学位，且拥有2年以上ASIC设计、验证、验证、集成或相关工作经验
工作职责
推动系统-技术协同优化 (STCO) 和异构集成的 PPAC 评估和技术路径探索
评估和开发 2.5D/3D Chiplet 集成解决方案，包括 SoIC、CoWoS、WoW、混合键合、中介层和 RDL 技术
为先进产品开发执行定制 DRAM 和 3D SRAM 集成评估和路径探索
为先进硅和封装技术开发和支持测试芯片设计、掩膜版布局、设计流程和 PDK 启用
为先进技术基准测试、DFM 和产品问题调试执行布局和设计的分析
开发和评估先进的系统 PDN 解决方案和系统级 KPI
担任与代工厂的技术接口，支持技术评估、设计启用和 STCO 活动
优先资格
在2.5D/3D异构集成、STCO和技术路径探索方面具有丰富经验
在先进硅技术（最好是10nm以下）中进行物理设计和定制布局的实践经验
熟悉混合键合、晶圆键合、TSV、微凸点/u凸点、RDL和背面金属化等异构集成技术
有TSMC SoIC和/或CoWoS产品或技术开发经验者优先
具备PDK开发和验证流程（包括DRC、LVS、PEX和DFM）的实践经验
熟练使用Calibre、Cadence、SVRF、TCL及相关脚本/设计自动化工具
有测试芯片设计、掩膜版布局、流片和硅执行经验
了解系统PDN、电源完整性(PI)和信号完整性(SI)是加分项
有工艺集成和/或单元工艺开发经验者优先
有3D缓存/SRAM架构和分区经验的加分
AI 洞察
优缺点分析
优点
- 处于半导体行业最前沿的异构集成技术领域，平台大资源多，技术积累深厚，职业竞争力强
- 技术门槛极高，需掌握多学科知识（电路、工艺、封装），工作强度大，对细节要求极其严格
- 具备扎实半导体物理基础、追求技术极致、能在高压下解决复杂工程问题的资深硬件工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 可向首席架构师、封装技术专家或高级工程经理方向发展，深耕半导体先进制造与集成领域
- 负责先进制程芯片（2.5D/3D）的物理设计与异构集成方案评估，确定技术路径
- 精通 Calibre/Cadence 等 EDA 工具，熟悉 TSMC CoWoS/SoIC 等先进封装工艺，具备 PDK 开发与 DFM 经验
申请策略
- 强调跨部门协作经验，特别是与 Foundry 和系统团队的沟通协调能力，展示对 STCO 理念的理解
- 重点突出在先进节点（<10nm）的物理设计经验，具体列出参与的 Tapeout 项目、使用的 EDA 工具链及解决的 DFM/SI 难题
- 深入研读 TSMC IPRD 文档，掌握最新的 2.5D/3D 封装标准，强化 Scripting (TCL/Python) 自动化能力
面试指南
- 使用 STAR 法则（情境、任务、行动、结果）描述项目经历
- 针对技术问题，先阐述原理，再结合具体案例说明解决方案和最终收益
- 请详细描述你参与过的一个完整的 2.5D/3D 芯片集成项目，你在其中承担的具体角色和挑战
- 如何评估和优化异构集成中的 PPAC（性能、功耗、面积、成本）？
- 在面对 DRC/LVS 错误时，你的调试流程和方法论是什么？
- 你对 TSMC CoWoS 和 SoIC 技术的差异有何理解？在实际设计中如何权衡选择？
- 复习半导体制造工艺基础知识，准备 1-2 个深度技术案例，了解高通最新产品线及其可能的封装需求
职位点评
薪资福利85
成长发展95
工作生活60
使命价值75
薪资福利
85较高
作为已上市的跨国巨头，提供具有市场竞争力的薪酬和完善的福利体系，符合资深专家的市场价位。
薪资信号未披露（AI估算：6.0千–12.0万/月）
成长发展
95较高
处于半导体技术最前沿，涉及大量新兴的异构集成和先进封装技术，技术成长空间极大。
技术前沿前沿/新兴技术
技术栈Heterogeneous Integration、2.5D/3D、STCO、CoWoS、SoIC、Hybrid Bonding、PDK、DFM
业务类型profit_center
工作生活
60中等
研发岗位通常位于科学园区，通勤相对可控，但高强度技术研发可能导致工作时间较长，WLB 视团队而定。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
致力于推动通信和数据处理的转型，创造更智能互联的未来，具有明确的社会价值和技术使命感。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号help create a smarter, connected future for all
创新程度开拓性创新（行业首创）
高通 的其他在招职位
相似职位推荐
平头哥-边缘AI芯片SoC验证专家/高级专家-上海
阿里巴巴 · 上海市
AI 估算 · 4.0–7.0万19 小时前发布
芯片工艺工程师(J46388)
海信 · 南昌市
AI 估算 · 1.0–1.6万1 天前发布
Intern - Design Engineering
楷登电子 · 上海市
AI 估算 · 3.0–5.0千1 天前发布
<Automotive>SOC chip design for DFT/DFM
联发科 · 新竹市
AI 估算 · 4.5–8.0万2 天前发布
<Data center>Testing & PKG integrator
联发科 · 新竹市
AI 估算 · 3.5–6.0万2 天前发布
Advanced MCM Packaging Technology Development & Integration
联发科 · 新竹市
AI 估算 · 8.0–15.0万2 天前发布
Product PQA Engineer
美光科技 · 桃园市
AI 估算 · 6.0–9.0万2 天前发布
SR ENGINEER, PRODUCT QE_PQA PTS/DPM
美光科技 · 桃园市
AI 估算 · 6.0–9.0万2 天前发布
Watch Jobs