超威半导体
DFT Engineer
DFT Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Asic
Ate
Dft (Design For Test)
Mbist
Soc
半导体测试
数字电路设计
值不值得投
80综合评分
综合评分 80
顶尖芯片大厂、前沿技术栈、高成长潜力，适合资深DFT专家
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
5.5万
比半导体封装测试中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
90 个在招
市场机会
选择适中
上海 · 半导体封装测试 · 20 个在招
职位详情
关于这个职位
负责AMD S3BU事业部SOC芯片的DFT（可测试性设计）全流程，包括架构定义、规范制定、功能实现（SCAN/MBIST等）、验证及最终硅片调试
需与全球团队（北美、印度、中国）协作，解决前沿SoC测试挑战，并参与ATE带机调试与故障排除
最低要求
具备ASIC DFT设计与验证的实际工作经验
熟悉完整的ASIC设计流程
具备强大的问题解决能力
电子工程(EE)或计算机科学(CS)学士学位，硕士学历优先
拥有8年以上相关领域工作经验
工作职责
参与SOC全芯片DFT特性和架构定义
负责DFT规范的生成与审查
实施SOC DFT功能，包括SCAN、Boundary SCAN、MBIST、模拟宏单元测试逻辑
对所有DFT结构进行验证
生成DFT相关时序约束，并与PD团队协作完成时序收敛
生成并验证DFT结构模式和功能模式
参与ATE带机调试，并在ATE上调试DFT模式
设计和实现其他DFX（调试、特性分析、良率等）逻辑
优先资格
有微处理器设计经验者优先
具备良好的英语听、说、读、写能力
具备良好的沟通技巧
AI 洞察
优缺点分析
优点
- 身处行业顶尖企业AMD，接触最前沿的SoC技术
- 全球化协作环境，视野开阔
- 深厚的技术积累有助于个人专业壁垒构建
- 年经验要求高，工作强度大，需应对复杂的芯片调试难题
- 适合在半导体测试领域有深厚积累、追求技术深度且能适应高强度快节奏工作的资深工程师
缺点 / 挑战
- 跨时区沟通可能带来额外的工作压力
角色解读
- 可向首席DFT工程师、技术专家或测试架构师方向发展，也可转向更广泛的芯片设计或产品管理角色
- 负责高端SoC芯片的可测试性设计（DFT），涵盖从架构定义到硅片调试的全生命周期
- 精通ASIC设计流程，熟练掌握SCAN、MBIST等DFT核心技术与验证方法，具备强大的问题排查能力
申请策略
- 准备详细的项目案例，重点描述如何在复杂SoC中平衡覆盖率与面积/功耗开销
- 突出展示在大型SoC项目中DFT实施的完整案例，特别是MBIST、SCAN及ATE调试的具体成果和解决的问题
- 强化对最新DFT标准（如IEEE 1687）的理解，提升英语技术文档阅读与沟通能力
面试指南
- 使用STAR法则（情境、任务、行动、结果）结构化回答，强调技术决策背后的权衡思考（Trade-off）
- 请描述你过去项目中遇到的最复杂的DFT问题及解决方案
- 如何优化MBIST覆盖率同时最小化面积开销？
- 在时序收敛困难的情况下，如何调整DFT策略？
- 请解释Boundary Scan在系统级测试中的应用场景
- 复习数字集成电路基础、DFT原理及常见IP核的使用，了解AMD近期发布的处理器架构特点
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
作为已上市的跨国巨头，提供具有竞争力的薪酬体系和完善的福利保障，满足度高。
薪资信号未披露（AI估算：4.0千–7.0万/月）
福利待遇Benefits offered are described: AMD benefits at a glance.
成长发展
90较高
涉及前沿SoC技术和全球协作，技术栈先进，职业成长空间巨大。
技术前沿前沿/新兴技术
技术栈DFT、ASIC、SoC、MBIST、SCAN、ATE、DFX
业务类型profit_center
工作生活
60中等
虽为跨国企业，但硬件研发岗位通常节奏较快，且需参与全球会议，WLB一般。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
公司使命明确指向解决世界重要挑战，如医疗、AI等，社会价值感强。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号technology has the power to solve the world’s most important challenges、advancing healthcare and scientific discovery、powering AI
创新程度积极采用新技术
超威半导体 的其他在招职位
相似职位推荐
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万2 小时前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万2 小时前发布
【2027 TSMC RDSS&AO】Advanced Packaging Technology and Service Engineer (APTS)
台积电 · 新竹市
AI 估算 · 1.2–2.0万3 小时前发布
ASICS Design Engineer, Senior Staff
高通 · 新竹市
AI 估算 · 8.0–15.0万4 小时前发布
数字芯片设计流程工程师（综合DFT相关方向）(J11970)
豪威集团 · 上海市
AI 估算 · 1.8–3.0万5 小时前发布
数字芯片设计流程工程师（验证相关方向）(J11971)
豪威集团 · 上海市
AI 估算 · 2.5–4.0万5 小时前发布
Photo Mask Technician
美光科技 · 台中市
AI 估算 · 4.5–6.5万5 小时前发布
Heterogeneous Integration Physical Design Engineer
高通 · 新竹市
AI 估算 · 6.0–12.0万11 小时前发布
Watch Jobs