超威半导体
DFT Engineer
DFT Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Asic
Ate
Dft
Dfx
Mbist
Soc
值不值得投
77综合评分
综合评分 77
顶尖半导体大厂、前沿DFT技术、全球协作平台，技术成长空间巨大，但需适应现场办公与高强度研发节奏
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
比半导体封装测试中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
90 个在招
市场机会
选择适中
上海 · 半导体封装测试 · 20 个在招
职位详情
关于这个职位
负责AMD S3BU部门SOC芯片的DFT（可测试性设计）全流程，包括架构定义、规范生成及验证
主要工作涵盖SCAN、MBIST等逻辑实现与验证，配合PD团队完成时序收敛，并参与ATE量产调试与DFX逻辑设计，确保芯片最终成功流片
最低要求
具备ASIC DFT设计与验证的实际工作经验
熟悉完整的ASIC设计流程
拥有微电子或计算机科学学士学位（硕士优先）
具备4年以上相关领域工作经验
具备强大的问题解决能力
工作职责
参与SOC全芯片DFT特性和架构定义
负责DFT规范的生成与审查
实施SOC DFT功能，包括SCAN、Boundary SCAN、MBIST、模拟宏单元测试逻辑
对所有DFT结构进行验证
生成DFT相关时序约束，并与PD团队协作完成时序收敛
生成并验证DFT结构模式和功能模式
参与ATE试产启动，并在ATE上调试DFT模式
设计和实现其他DFX（调试、特性分析、良率等）逻辑
优先资格
有微处理器设计经验者优先
具备良好的英语听说读写能力
具备优秀的沟通技巧
能够参与全球（北美、印度、中国）的开发讨论
AI 洞察
优缺点分析
优点
- 平台优势：加入全球顶尖的半导体巨头AMD，接触最前沿的CPU/GPU/SOC技术
- 技术深度：直接参与Strategic Silicon Solution Business Unit的核心项目，技术含金量极高
- 国际化视野：需要与北美、印度等地团队频繁交流，提升全球协作能力和英语实战水平
- 技术难度高：面向先进制程SOC，DFT实现复杂，对时序收敛和覆盖率要求极严
- 竞争激烈：作为头部大厂，内部晋升和外部竞争都较为激烈，需保持持续学习
- 适合具备扎实数字电路基础、追求高技术壁垒、能适应高强度快节奏研发环境的资深IC工程师
缺点 / 挑战
- 工作压力：需配合全球时区进行开发讨论，可能面临较大的交付压力和Debug挑战
角色解读
- 向高级DFT工程师或DFT架构师发展，主导更大规模芯片的测试策略
- 转向DFX（Design for X）全领域专家，涵盖调试、诊断、良率优化等
- 转型为测试项目经理或技术经理，带领跨地域的DFT团队
- 负责SoC芯片的可测试性设计（DFT）架构定义与具体实施，确保芯片可制造和可测试
- 执行SCAN、MBIST等核心DFT结构的集成与验证，解决复杂的时序和逻辑问题
- 协同后端物理设计团队进行时序收敛，并参与ATE量产阶段的调试与良率提升
- 扎实的ASIC DFT设计与验证理论基础，熟练掌握Scan Chain、MBIST等标准IP
- 熟悉完整的ASIC设计流程，具备SoC级别的集成经验
- 良好的英语沟通能力，能够适应全球化团队的协作模式
- 较强的问题分析与解决能力，能应对先进制程带来的测试挑战
申请策略
- 准备具体的项目案例，用STAR法则描述你如何解决一个复杂的DFT Bug
- 了解AMD当前的产品线（如Ryzen, EPYC, Radeon）及其技术特点，展现对公司的兴趣
- 突出SoC级别DFT项目经验，特别是Scan、MBIST的具体实施细节和覆盖率指标
- 强调与PD（Physical Design）团队协作解决时序问题的成功案例
- 展示在ATE Bring-up阶段解决实际Bug的能力，体现工程落地经验
- 深入理解先进工艺节点下的DFT挑战（如FinFET/GAA结构的影响）
- 强化脚本编程能力（Python/Tcl/Perl）以自动化DFT流程
- 提升英语专业术语表达和商务沟通能力
面试指南
- 技术原理+实践结合：先简述DFT基本原理，再结合具体项目数据（如覆盖率提升百分比、Bug解决数量）说明
- 协作导向：强调跨部门（PD、Verification、Manufacturing）沟通的重要性及具体协调方法
- 结构化思维：展示从现象到根因的分析逻辑，体现系统性解决问题的能力
- 请详细描述你之前项目中DFT的流程，特别是Scan和MBIST的实现细节
- 当DFT插入导致时序违例（Timing Violation）时，你通常如何与PD团队协作解决？
- 在ATE Bring-up阶段遇到Pattern失败，你的Debug思路是什么？
- 你对DFX（Design for Testability/X）有哪些理解？除了Test，还做过哪些DFX相关工作？
- 复习数字集成电路测试基础理论，特别是BIST算法和Scan链优化技术
职位点评
薪资福利85
成长发展90
工作生活45
使命价值80
薪资福利
85较高
作为已上市的跨国巨头，AMD提供具有市场竞争力的薪酬和完善的福利体系，对于资深IC工程师而言，薪资稳定性与福利保障均处于较高水平。
薪资信号未披露（AI估算：3.5千–6.0万/月）
福利待遇AMD benefits at a glance、equal opportunity, inclusive employers、accommodate applicants’ needs under the respective laws
成长发展
90较高
职位直接涉及前沿的SOC DFT技术和全球协作，技术栈先进，且处于行业头部公司，为员工提供了极高的技术成长空间和职业背书价值。
技术前沿前沿/新兴技术
技术栈DFT、ASIC、SOC、MBIST、SCAN、DFX、ATE、Microprocessor
成长机会ADVANCE YOUR CAREER、cutting edge DFT technology、participants all the development, discussion around world
业务类型profit_center
工作生活
45较低
JD中标注#LI-VC1通常意味着现场办公（On-site），且IC研发行业普遍节奏较快，需配合全球时区，WLB相对一般，但公司提供包容性环境。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
公司使命明确指向通过技术创新解决世界重要挑战（如医疗、AI），社会影响力较大，能赋予技术人员较强的使命感。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号technology has the power to solve the world’s most important challenges、advancing healthcare and scientific discovery、powering AI、technology that moves the world forward
创新程度积极采用新技术
超威半导体 的其他在招职位
相似职位推荐
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万2 小时前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万2 小时前发布
【2027 TSMC RDSS&AO】Advanced Packaging Technology and Service Engineer (APTS)
台积电 · 新竹市
AI 估算 · 1.2–2.0万3 小时前发布
ASICS Design Engineer, Senior Staff
高通 · 新竹市
AI 估算 · 8.0–15.0万4 小时前发布
数字芯片设计流程工程师（综合DFT相关方向）(J11970)
豪威集团 · 上海市
AI 估算 · 1.8–3.0万5 小时前发布
数字芯片设计流程工程师（验证相关方向）(J11971)
豪威集团 · 上海市
AI 估算 · 2.5–4.0万5 小时前发布
Photo Mask Technician
美光科技 · 台中市
AI 估算 · 4.5–6.5万5 小时前发布
Heterogeneous Integration Physical Design Engineer
高通 · 新竹市
AI 估算 · 6.0–12.0万11 小时前发布
Watch Jobs