芯源系统
Physical Digital Design Engineer (CN Campus)
Physical Digital Design Engineer (CN Campus)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Asic
Lvs/Drc
Tcl
布局布线
微电子
数字后端
物理设计
静态时序分析
值不值得投
73综合评分
综合评分 73
半导体龙头外企、技术成长性强、成都地区、工作强度中等偏上
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比半导体封装测试中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 130 个在招
市场机会
选择不多
成都 · 半导体封装测试 · 7 个在招
职位详情
关于这个职位
该职位为数字IC后端设计工程师，主要负责芯片物理设计与实现
核心工作包括使用ASIC工具进行布局布线、时序分析及LVS/DRC收敛，并与设计团队协作完成模块的物理实现，旨在建立高效的设计方法与自动化流程
最低要求
微电子、电子工程或相近专业硕士学历
良好的读写和口头英语能力以及团队沟通能力
能独立遵循流程规则，高质量地完成工作
熟悉Perl/TCL/Unix/Python脚本
工作职责
负责物理设计开发，数字和数模混合芯片验证
执行芯片和模块布局、功耗时钟分布、布局布线、静态时序分析、LVS/DRC收敛
与数字/模拟设计工程师合作完成定制模拟模块、接口和IP的物理实现
建立设计方法和自动化流程
优先资格
有ASIC数字后端或者相关经验优先
AI 洞察
优缺点分析
优点
- MPS作为上市龙头企业在电源管理领域地位稳固，技术栈主流且深入
- 成都生活成本相对一线城市较低，性价比高
- 对英语能力和独立解决问题能力要求高
- 具备微电子背景、追求技术深度、能适应一定工作强度的理工科毕业生或初级工程师
缺点 / 挑战
- IC后端工作压力较大，流片节点前加班较多
角色解读
- 可向高级IC设计专家、技术项目经理或架构师方向发展，深耕半导体核心设计领域
- 利用EDA工具进行数字芯片的物理版图设计，确保电路从网表到可制造晶片的转化
- 精通ASIC后端流程（Place & Route, CTS, STA等），熟练掌握Perl/TCL/Python脚本进行自动化处理
申请策略
- 准备英文自我介绍和技术问答，体现良好的沟通能力和跨团队协作意识
- 突出ASIC后端项目经验，强调在时序收敛、功耗优化方面的具体成果，列出掌握的EDA工具和脚本语言
- 加强Python/TCL脚本编写能力以提升效率，复习STA原理和DRC/LVS规则
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述项目经历，重点展示问题解决逻辑和技术细节
- 请描述你熟悉的ASIC后端完整流程
- 在时序违例（Timing Violation）时，你通常如何分析和解决？
- 请举例说明你如何使用脚本自动化解决重复性工作
- 你对LVS/DRC报错如何处理？
- 复习数字集成电路基础理论，熟悉主流EDA工具操作界面及命令，准备一个完整的后端设计案例
职位点评
薪资福利75
成长发展80
工作生活60
使命价值70
薪资福利
75中等
作为已上市的半导体龙头企业，提供具有市场竞争力的薪酬和稳定的职业平台，福利体系完善。
薪资信号市场水准 (2.0千–3.5万/月)
成长发展
80较高
身处高速增长的半导体行业，接触前沿的ASIC设计技术和自动化流程，有利于专业技能的大幅提升。
技术前沿主流现代技术
技术栈ASIC、Digital Backend、Physical Design、STA、LVS/DRC、Python、TCL
业务类型profit_center
工作生活
60中等
工作地点在成都，生活压力相对较小，但IC行业特性决定了在项目关键期可能存在高强度工作，JD未明确提及弹性工作制。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
公司致力于可持续发展和提供领先技术产品，对社会能源效率提升有积极意义，符合技术人员的成就感追求。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号passionate about sustainability、committed to providing leading-edge products and innovation
创新程度积极采用新技术
芯源系统 的其他在招职位
Digital IC Verification Engineer (CN Campus)
芯源系统 · 成都市AI 估算 · 1.2–2.0万Assembly Engineer(CN Campus)
芯源系统 · 成都市AI 估算 · 8.0千–1.5万IT Software Engineer(CN Campus)
芯源系统 · 成都市AI 估算 · 6.0千–1.0万Corporate Affairs Specialist
芯源系统 · 成都市AI 估算 · 1.2–2.0万Application Engineer Assistant(CN Campus)
芯源系统 · 成都市AI 估算 · 6.0–9.0千
相似职位推荐
Senior Mask Layout Design Engineer
英伟达 · 新竹市
AI 估算 · 6.0–10.0万14 小时前发布
Substrate IC Package Layout Design Engineer
Etched · 台北市
AI 估算 · 15.0–25.0万15 小时前发布
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万1 天前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万1 天前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 4.0–7.0万1 天前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 4.5–8.0万1 天前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万1 天前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万1 天前发布
Watch Jobs