浪潮
硬件研发工程师
硬件研发工程师
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Verilog/Systemverilog
低功耗设计
时序分析
计算机体系结构
值不值得投
73综合评分
综合评分 73
顶尖大厂核心研发岗、技术前沿、高薪潜力、工作强度大
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 570 个在招 · 其中硬件工程师 21 个
市场机会
选择不多
济南 · 硬件工程师 · 8 个在招
职位详情
关于这个职位
该职位主要负责数字系统模块级的设计与验证，包括逻辑代码编写、仿真测试及缺陷修复
同时参与系统级架构评估与性能调优，协调资源推进先进工艺节点样片的开发与量产落地，需具备深厚的计算机体系结构与总线设计功底
最低要求
硕士及以上学历，微电子、电子、计算机、通信等相关专业优先，具备5年及以上数字系统设计或验证经验
熟悉数字系统前后端流程，了解原型验证及测试、量产流程
对多种类型高性能处理器的性能特点、计算原理与软硬件架构有充分了解
熟悉主流总线架构，有过多核互联总线设计或验证经验者优先
精通计算机体系结构、缓存、互联、低功耗、存储、高速接口、封装等方案的制定与设计者优先
有主导先进工艺节点下样片开发经验者优先
具备良好的跨团队协调与沟通能力
工作职责
负责数字系统模块级设计与实现，完成逻辑代码编写及功能仿真，撰写设计文档，参与模块级逻辑综合、时序与面积分析，配合验证团队定位并修复缺陷
负责数字系统模块级验证环境搭建，编写测试用例并执行仿真，收集分析功能与代码覆盖率，管理回归测试并定位设计缺陷
参与系统级建模、架构评估与性能调优，根据性能、功耗、成本和计划要求选择优化方案
协调内外部开发资源，参与先进工艺节点下样片的开发与落地
参与前后端流程衔接，配合原型验证、测试及量产相关工作
AI 洞察
优缺点分析
优点
- 依托巨头平台，接触先进工艺节点与高性能处理器核心研发，技术壁垒高，职业护城河深
- 适合追求技术极致、具备深厚计算机体系结构功底且抗压能力强的资深硬件工程师
缺点 / 挑战
- 工作强度大，需应对复杂的时序约束与跨部门协调压力，对知识深度和广度要求极高
角色解读
- 可向首席架构师、技术专家或研发项目经理方向发展，深耕底层硬件核心技术
- 负责高性能数字系统（如CPU/GPU/NPU）的模块级RTL设计与验证，确保逻辑正确性与时序收敛
- 精通计算机体系结构、总线协议（如AXI/CHI）、低功耗设计及先进工艺流片流程
申请策略
- 准备详细的技术案例，展示从设计到流片的全流程理解，体现解决系统性问题的能力
- 重点突出主导过的先进工艺项目、多核总线设计细节、性能调优成果及解决复杂Bug的案例
- 深入研读最新总线协议规范，强化SystemVerilog/UVM验证方法论，关注存算一体等前沿架构
面试指南
- 采用STAR法则（情境-任务-行动-结果），结合具体数据（如频率提升百分比、面积节省比例）阐述技术方案与权衡过程
- 请详细描述你设计过的一个复杂模块及其验证策略
- 在多核互联设计中，如何解决一致性冲突与时延问题？
- 面对时序违例，你的典型排查和优化思路是什么？
- 如何平衡性能、功耗与面积（PPA）之间的矛盾？
- 复习计算机组成原理核心概念，梳理过往项目中遇到的最大技术难点及解决方案，了解行业最新架构趋势
职位点评
薪资福利80
成长发展90
工作生活40
使命价值70
薪资福利
80较高
作为上市巨头企业，提供稳定的薪酬福利体系，虽未披露具体数字，但市场水准较高。
薪资信号面议 (2.0千–3.5万/月)
成长发展
90较高
涉及先进工艺节点与高性能处理器核心研发，技术前沿性强，成长空间巨大。
技术前沿前沿/新兴技术
技术栈数字系统设计、多核互联总线、计算机体系结构、先进工艺节点、低功耗设计
业务类型profit_center
工作生活
40较低
研发核心岗通常伴随高强度工作压力，JD未提及弹性工作制，预计加班较多。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
70中等
服务于国家算力基础设施与高性能计算领域，具有显著的行业价值与社会意义。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs