寒武纪
芯片可靠性工程师-27届
芯片可靠性工程师-27届
发布于 6 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Jedec标准
半导体工艺
失效分析
封装可靠性
硬件设计
芯片可靠性测试
问题分析
项目管理
值不值得投
78综合评分
综合评分 78
AI芯片核心验证岗、技术前沿、发展路径清晰、现场办公为主
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.4万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 110 个在招 · 其中硬件工程师 6 个
市场机会
选择面较广
上海 · 硬件工程师 · 约 190 个在招
职位详情
关于这个职位
负责芯片及封装前期的可靠性测试方案设计与评估，执行各项可靠性试验与硬件测试并输出专业报告
全程跟踪项目进度，协调处理产能与异常问题
针对客退或失效芯片开展深度失效分析，协同设计团队精准定位并解决技术瓶颈
最低要求
微电子/半导体/工艺/材料等相关专业，硕士及以上学历
熟悉JEDEC，JESD，IEEE，AEC-Q100/Q104等相关可靠性测试标准
具有良好的沟通能力，以及团队合作意识
具备较强的逻辑思维能力和问题分析解决能力
勇于挑战自我，具备较强的学习能力和旺盛的求知欲
工作职责
负责芯片和封装可靠性测试前期评估和方案制定
负责可靠性测试相关试验，参与可靠性硬件设计，芯片筛选和各读点测试，负责输出芯片可靠性和封装可靠性测试报告
负责可靠性项目整体进度跟踪，协调产能和各种异常问题处理和解决
对客退芯片和可靠性测试失效芯片进行失效分析
根据失效分析结果配合芯片设计或封装设计进行问题定位
AI 洞察
优缺点分析
优点
- 聚焦AI芯片核心可靠性环节，技术壁垒高且行业需求稳定
- 背靠头部AI芯片企业，能接触前沿制程与先进封装技术
- 应届硕士起薪具备较强竞争力
- 半导体行业迭代快，需持续跟进新标准与新工艺
- 适合微电子/半导体相关专业背景扎实、注重细节、喜欢通过数据与实验解决实际问题，且抗压能力较强的应届硕士毕业生
缺点 / 挑战
- 芯片测试与失效分析工作重复性较高且需高度严谨，容错率低
- 需频繁跨部门协同设计团队，沟通成本与技术对齐压力较大
角色解读
- 可向资深可靠性专家、失效分析专家方向发展，或横向拓展至芯片设计验证、产品质量管理及研发项目管理岗位
- 负责芯片及封装前期的可靠性测试方案设计与评估
- 执行各项可靠性试验与硬件测试，输出专业测试报告
- 针对失效芯片开展根因分析并协同设计团队优化产品
- 掌握微电子/半导体基础理论，精通JEDEC/AEC-Q等主流可靠性测试标准
- 具备扎实的失效分析能力与逻辑排查思维
- 熟悉芯片筛选流程与基础硬件设计知识
申请策略
- 关注公司在AI算力领域的业务动态，面试时可准备1-2个关于“如何通过测试数据反推设计缺陷”的思考案例
- 突出微电子/半导体相关课程成绩与科研项目
- 详细列举参与的可靠性测试、失效分析或硬件设计项目，量化测试覆盖率与问题定位成果
- 强调对JEDEC/AEC-Q标准的熟悉程度
- 提前学习常用失效分析工具原理与数据分析软件
- 补充了解AI芯片架构基础与先进封装技术趋势
面试指南
- 采用STAR法则结构化回答
- 先明确测试标准依据与实验设计逻辑，再描述数据采集与分析过程，最后落脚于问题定位方法与设计改进建议
- 强调跨部门协作中的沟通策略
- 请简述你熟悉的几种芯片可靠性测试标准及其适用场景？
- 遇到一次关键的可靠性测试失败，你的排查思路是什么？
- 如何平衡测试覆盖率与项目交付进度的矛盾？
- 请分享一个你主导或深度参与的失效分析案例
- 复习微电子器件物理与半导体工艺基础
职位点评
薪资福利78
成长发展85
工作生活65
使命价值80
薪资福利
78中等
提供符合上海半导体行业水平的应届薪资，结合上市公司背景与规范福利体系，补偿性动机满足度较好。
薪资信号未披露（AI估算：1.8千–3.0万/月）
成长发展
85较高
岗位直接对接AI芯片核心验证环节，技术栈前沿且成长路径清晰，发展性动机满足度高。
技术前沿前沿/新兴技术
技术栈JEDEC、AEC-Q100、失效分析、芯片可靠性、封装测试
业务类型ambiguous
工作生活
65中等
硬件测试与失效分析岗位通常需驻场操作设备，工作模式以现场为主；JD未明确弹性安排，生活化动机满足度中等。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
投身国产AI算力芯片研发，契合国家科技自立自强战略，社会价值与行业使命感强。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
寒武纪 的其他在招职位
相似职位推荐
Watch Jobs