瑞芯微
2027届校招数字后端设计工程师-上海
2027届校招数字后端设计工程师-上海
发布于 大约 16 小时前普通员工/个人贡献者
上海市
无经验要求
全职员工
仅现场办公
硕士
芯片设计
Dft
Rc Extraction
数字后端设计
时钟树综合
Drc/Lvc
AI 估算 · 18k–30k
芯片设计岗位技术要求高，上海地区硕士校招薪资竞争力强，瑞芯微作为上市芯片公司提供有吸引力的薪酬。
职位详情
关于这个职位
该职位负责芯片数字后端设计，包括布局规划、电源网络设计、时钟树综合与时序收敛，以及DRC/LVC等物理验证工作
你将参与高性能芯片从网表到GDSII的关键实现环节，与前端设计和版图团队紧密协作，是芯片能否成功流片的重要保障
适合微电子专业、对数字后端流程感兴趣、有志于深耕芯片物理设计领域的应届硕士
最低要求
硕士及以上学历，微电子相关专业
具备时序分析和时序收敛的基本概念，熟悉Verilog语言
扎实的数字电路基础
具有较强的学习能力、沟通能力和良好的团队合作精神
工作职责
floorplan布局规划，电源网络设计、时钟树综合分析、功耗面积优化分析
timing closure、DRC/LVC、RC extraction等工作
优先资格
有以下研究方向或实践经验的优先考虑：了解可测试设计的基本概念，熟悉P&R流程，有tapeout的经验
AI 洞察
优缺点分析
优点
- 芯片设计是当前国家战略重点，行业前景广阔，职业稳定性强
- 数字后端是芯片流片的关键环节，技术含量高，能积累深厚的物理设计经验
- 公司为上市芯片企业，平台成熟，能接触到完整的产品流片流程
- 需要持续学习先进工艺和工具，技术更新快，知识体系复杂
缺点 / 挑战
- 数字后端对细节要求极高，工作压力较大，尤其在流片前的冲刺阶段可能需要加班
- 适合微电子相关专业、对芯片物理实现有浓厚兴趣、做事细致耐心且能承受一定压力的应届硕士
角色解读
- 从数字后端工程师起步，逐步成长为资深物理设计专家，主导复杂芯片的后端实现
- 可向芯片全流程方向拓展，熟悉前端、验证、可测试性设计等环节，成为综合型芯片工程师
- 随着先进工艺演进，在物理设计、时序收敛、低功耗设计等方向有持续深入的发展空间
- 负责芯片物理实现，包括布局规划、电源网络设计、时钟树综合，确保芯片功能正确且性能达标
- 进行时序收敛，优化功耗和面积，解决时序违例问题，提升芯片整体质量
- 完成DRC/LVC、RC提取等物理验证工作，确保设计符合制造规则并顺利流片
- 扎实的数字电路基础，理解时序分析和时序收敛的基本概念
- 熟悉Verilog硬件描述语言，能够阅读和编写RTL代码
- 了解数字后端设计流程，熟悉P&R工具（如Innovus、ICC2）者优先
- 良好的沟通能力和团队协作精神，能与前端、版图等多个团队高效配合
申请策略
- 了解瑞芯微的产品方向（如SOC、AIoT芯片），在面试中表达对该领域的技术兴趣
- 准备一段关于课程设计或科研项目中从事物理设计工作的详细讲述，体现动手能力
- 突出硕士期间的数字IC相关课程成绩，以及任何与数字后端、FPGA或流片相关的项目经验
- 如果参与过完整的芯片设计流程，重点描述自己在时序分析、P&R或物理验证中的具体贡献
- 强调熟悉Verilog、时序分析工具（如PT）等技能，以及团队合作中解决技术问题的案例
- 提前熟悉数字后端主流工具（如Synopsys ICC2、Cadence Innovus）的基本使用，可通过在线教程或学校实验室练习
- 复习数字电路基础及时序分析理论，理解setup/hold、时钟偏斜等核心概念
面试指南
- 对于概念性问题，先给出定义，再结合项目经历说明实际应用，最后强调对芯片性能的影响
- 对于工具或流程问题，可以按照'输入-处理-输出'的框架描述，突出自己对关键步骤的理解
- 对于项目问题，采用STAR法则，突出任务、困难、行动和结果，量化成果
- 请解释什么是时钟树综合（CTS），为什么它对时序收敛很重要？
- 在时序分析中，setup time和hold time的区别是什么？如何修timing violation？
- 你了解哪些数字后端工具？是否使用过P&R工具？简单描述操作流程
- 请分享一个你参与的项目，你如何解决遇到的物理设计问题？
- 低功耗设计有哪些常用方法？在数字后端有哪些体现？
职位点评
74
综合评分
上市芯片公司校招，技术含量高，成长空间大，但工作强度未知。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
该职位最适合注重技术成长和职业发展前景，对芯片行业有热情，且能接受一定工作压力的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值80
薪资福利
75中等
该职位作为上市芯片公司的校招岗位，薪资福利通常有竞争力，但具体数值未在JD中披露。
薪资信号未披露（AI估算：18K-30K/月）
成长发展
85较高
数字后端技术含量高，能深度参与芯片流片全流程，个人技能成长快，行业前景广阔。
技术前沿主流现代技术
技术栈数字后端、Verilog、Timing Closure、P&R、DFT、Tapeout
业务类型ambiguous
工作生活
50较低
工作地点在上海，但JD未提及远程或弹性工作，芯片行业项目周期紧，可能面临一定加班压力。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
芯片行业受国家支持，自主研发意义重大，参与国产芯片设计具有较高的使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
瑞芯微 的其他在招职位
相似职位推荐
Watch Jobs