SoC数字实现工程师-福州

优缺点分析

角色解读

• 从初级工程师逐步积累项目经验，成长为能独立负责模块或全芯片实现的资深工程师
• 可向数字后端架构、DFT专家、时序收敛专家等方向深度发展
• 随着经验积累，有机会转向技术管理岗位，带领团队完成复杂芯片项目
• 负责全芯片的逻辑综合，将RTL代码转换为门级网表，并优化面积、时序和功耗
• 进行形式验证，确保综合前后逻辑等价，及时发现设计错误
• 插入DFT逻辑（如扫描链），提高芯片可测试性，并生成测试向量
• 进行静态时序分析（STA），检查时序约束是否满足，协助后端收敛时序
• 扎实的数字电路基础，理解时序逻辑、组合逻辑、触发器原理
• 熟悉芯片数字实现流程，了解综合、DFT、STA的基本概念和方法
• 具备脚本能力（TCL/Perl等），能编写自动化脚本提高效率
• 熟悉Synopsys/Cadence等主流EDA工具者优先

申请策略

• 了解瑞芯微的主要产品线（如AIoT芯片、SoC平台），在面试中展现对行业和公司的理解
• 强调你的数学或物理背景，说明逻辑思维和问题解决能力如何迁移到芯片实现领域
• 突出数字电路相关课程成绩、课程设计或竞赛项目，如FPGA设计、处理器实现等
• 强调熟悉的EDA工具（如Design Compiler, PrimeTime）和脚本语言（TCL, Perl）使用经验
• 如果有任何芯片测试、STA或DFT相关经历，务必详细描述
• 体现学习能力和英文文献阅读能力，可提及阅读的英文技术文档或论文
• 提前学习逻辑综合和静态时序分析的基本原理，了解Synopsys DC、PT等工具的基本操作
• 复习数字电路和时序分析知识，如Setup/Hold时间、时钟约束等

面试指南

• 对于技术问题，先清晰定义概念，再阐述流程或原理，最后结合项目实例说明
• 若遇到不懂的问题，可诚实表明并展示你的学习思路和解决问题的能力，避免猜测
• 用STAR法则描述项目经历：情境、任务、行动、结果，突出你的贡献和收获
• 请解释静态时序分析（STA）的基本概念和意义
• 逻辑综合的流程是什么？如何解决时序违例？
• DFT有哪些常用技术？什么是扫描链？
• 描述一下你对Setup时间和Hold时间的理解
• 你做过哪些与数字电路设计相关的项目？遇到了什么挑战？