楷登电子
Sr Principal Design Engineer
Sr Principal Design Engineer
发布于 大约 15 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
嵌入式开发
Cxl
Pcie
自动化测试
设备驱动开发
软硬件协同调试
AI 估算 · 50k–90k
资深IC岗位，EDA领域技术壁垒高，上海，10+年经验稀缺，薪资竞争力强。
职位详情
关于这个职位
该职位负责为 Cadence Palladium 和 Protium 验证平台开发底层设备驱动与 GUI 工具，包括 PCIe/CXL 等高速接口
你将工作在软硬件边界，与硬件团队紧密协作，参与系统级调试与自动化测试
适合具备深厚 C/C++ 功底和驱动开发经验的资深工程师
最低要求
学历要求：10年以上行业经验，计算机科学/工程、电气工程或相关领域本科学位
核心编程：扎实的生产级 C/C++ 编程能力
驱动开发：具备 Linux 和/或 Windows 操作系统上设备驱动的实际开发经验
协议专业：对 PCIe、Ethernet 等高级协议有扎实的基础理解
系统排查：具备跨硬件和软件层的复杂系统集成问题调试能力
工作职责
驱动与接口开发：在 Linux 和/或 Windows 平台上设计、开发和优化高速硬件接口（如 PCIe 和 CXL）的软件设备驱动
GUI 与工具架构：构建、增强和维护直观的 GUI 软件工具，用于设备配置、实时遥测监控、验证和高级调试
软硬件集成：与硬件工程师紧密合作，分析寄存器映射，掌握复杂通信协议，并将系统需求转化为高性能软件
系统级功能：实现关键底层功能，包括设备枚举、配置处理、中断处理、DMA 功能以及硬件到 GUI 的控制循环
自动化与验证：架构自动化框架和测试工具，以加速硬件 bring-up、简化回归测试并支持现场调试
根因调试：分诊并解决软硬件边界处的复杂系统性问题和协议合规性问题，优化驱动行为和系统稳定性
跨职能协作：与工程和客户赋能团队合作，推动产品 bring-up，分析现场问题并提供一流支持
优先资格
多语言系统：具备结合 SystemVerilog (SV)、C/C++ 和 Python 的多语言环境开发经验
GUI 框架：熟悉 Qt、PyQt 或类似的现代 GUI 开发框架
自动化与脚本：熟练使用 Python 进行测试自动化、验证脚本或快速 GUI 原型设计
高级 Linux 内核：深入理解 Linux 内核驱动开发和内存管理
用户态访问：熟悉用户态硬件访问方法，包括 VFIO、UIO 和 PCIe BAR 映射
实验室设备：有使用协议分析仪、逻辑分析仪和示波器等硬件调试工具的经验
创新方法：接触过将 AI/ML 技术应用于硬件验证、日志分析或工具自动化
软技能：具备较强的分析性解决问题的能力，能够在动态团队环境中独立工作并推动项目完成
AI 洞察
优缺点分析
优点
- Cadence是EDA行业龙头，技术平台领先，能接触前沿的验证硬件和协议
- 岗位集驱动、GUI、协议于一体，技能覆盖面广，稀缺性强
- 薪资和福利在行业内有竞争力，工作稳定性高
- 软硬件边界问题排查复杂，需要跨领域知识，入门门槛高
缺点 / 挑战
- 需要与多个团队紧密协作，沟通成本较高
- 高性能硬件开发周期长，可能面临项目压力
- 适合有10年以上C/C++驱动开发经验，对底层硬件感兴趣，喜欢挑战复杂系统问题的技术专家
角色解读
- 在技术线深度发展，成为领域专家（如首席工程师/架构师）
- 横向扩展至系统级验证、硬件设计或产品管理角色
- 借助Cadence平台，接触最新芯片验证方法论，向技术Leader发展
- 开发PCIe/CXL等高速接口的Linux/Windows设备驱动，实现底层硬件通信
- 构建基于Qt等框架的GUI工具，用于系统配置、实时监控和调试
- 与硬件团队深度协作，分析寄存器映射和协议，完成软硬件系统集成
- 设计自动化测试框架，加速硬件bring-up和回归验证
- 精通C/C++，具备生产级代码能力
- 熟悉Linux或Windows驱动开发模型，有内核编程经验
- 理解PCIe、Ethernet等高速接口协议
- 熟悉Python、Qt等工具链，具备自动化或GUI开发经验
申请策略
- 深入了解Cadence Palladium和Protium产品线，在面试中展现对软硬协同验证的理解
- 准备好具体的技术案例，说明如何解决复杂的系统级问题
- 突出设备驱动开发项目经验和Linux内核贡献
- 展示PCIe/CXL等高速协议相关调试案例
- 强调GUI工具开发和自动化测试框架搭建能力
- 列出Python、Qt、SystemVerilog等技能栈
- 补充Linux内核内存管理和VFIO/UIO等用户态访问知识
- 学习PCIe协议规范和CXL架构
面试指南
- 对于技术问题，采用STAR法则：背景、任务、行动、结果，突出技术深度和问题解决思路
- 对于设计问题，先澄清需求，再提出架构方案，并权衡利弊
- 对于行为问题，强调协作和主动性，举出跨团队合作实例
- 请描述一次你调试PCIe设备驱动导致系统崩溃的经历
- 如何设计一个GUI工具来实时监控硬件寄存器？
- 解释Linux用户态访问硬件设备的方式（如VFIO）
- 如何在软硬件边界排查性能瓶颈？
- 你对CXL协议的理解是什么？
职位点评
74
综合评分
EDA外企资深IC岗，高薪高技挑战，工作生活平衡待确认
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
该职位最适合重视高薪和技术深造的资深软件工程师，对工作生活平衡要求不高且能接受现场办公。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利85
成长发展78
工作生活55
使命价值70
薪资福利
85较高
该职位来自上市EDA大厂，薪资通常处于市场高位，稳定性好，但JD未明确福利细则。
薪资信号未披露（AI估算：50K-90K/月）
成长发展
78中等
岗位涉及PCIe/CXL等前沿协议和Linux内核驱动，技术挑战大，成长空间好；但JD未提及明确晋升路径。
技术前沿前沿/新兴技术
技术栈PCIe、CXL、Linux Kernel、C/C++、Python、SystemVerilog、Qt
业务类型ambiguous
工作生活
55较低
工作地点为上海，要求现场办公，JD未提及弹性工作或远程安排，生活平衡程度需面试确认。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
70中等
EDA行业对芯片验证至关重要，岗位直接推动先进芯片落地，技术影响力较大；但社会价值感不如健康/绿色等直接。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
楷登电子 的其他在招职位
相似职位推荐
Watch Jobs