楷登电子
Lead Design Engineer
Lead Design Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公半导体设备工程
半导体设备工程
Asic Design
Pcie
Systemverilog
Usb4
值不值得投
83综合评分
综合评分 83
顶尖EDA平台、前沿IP技术栈、高成长空间、外企文化、南京办公
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6.0万
比半导体设备工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 130 个在招
市场机会
选择不多
南京 · 半导体设备工程 · 1 个在招
职位详情
关于这个职位
负责先进物理IP（如USB4、PCIe等高速接口）的前端设计与架构定义，从微架构到RTL实现全流程交付
需协同验证、模拟、后端及实验室团队完成IP集成与硅后验证，确保产品高质量按时交付，并支持全球客户需求
最低要求
电子/计算机工程或相关专业的硕士或学士学位
年以上相关行业工作经验
年以上ASIC设计经验，用于交付先进IP和/或ASIC/SOC产品
深入掌握设计架构、RTL设计/验证及ASIC端到端方法论的最佳实践和流程
熟悉一种或多种行业串行标准（如USB、DP、PCIe、以太网等）
了解混合信号、信号/电源完整性、硅后验证基础及物理接口IP的系统级应用
具备强烈的团队协作精神、创新热情及积极的工作态度
具备出色的中英文跨职能沟通能力
具备自我驱动力和高积极性
工作职责
作为IP前端设计团队的关键贡献者和高级技术工程师，专注于高性能消费类PHY（包括eUSB2v2, USB4-PHY, PCIe, ONFI, eDP/DP, SATA等）的设计
驱动从架构到微架构再到RTL实现的整个过程，并在设计过程中完善功能和需求
理解综合、约束生成、电源管理和DFT（可测试性设计）
理解低功耗设计及特性（如电源岛、状态保持、隔离等）
与数字验证团队合作，指定覆盖率点、测试策略、角条件、刺激创建以及FPGA/Palladium测试
与项目管理办公室紧密合作，协调南京及全球各地的不同技能小组（模拟、布局、后端、固件、实验室调试/验证、硅前/硅后产品工程），以高质量完成IP交付物
与更广泛的工程和IP交付/发布团队合作，开发和利用基础设施将IP集成到子系统中，并为客户发布进行质量保证
优先资格
具有先进工艺节点高速串行接口链路IP的直接经验
掌握多种编程语言，如SystemVerilog、Python、C/C++等
了解嵌入式微控制器或DSP的使用及固件开发
有使用Cadence ASIC设计工具的经验
AI 洞察
优缺点分析
优点
- 身处EDA行业龙头，接触最前沿的芯片设计技术和IP标准
- 技术深度高，职业壁垒强
- 公司提供完善的员工关怀和学习发展机会，平台稳定
- 对技术广度与深度要求极高，需同时掌握架构、RTL、低功耗及验证知识
- 跨地域、跨部门协作频繁，沟通成本高
缺点 / 挑战
- 项目周期紧，交付压力大
- 适合追求技术深耕、喜欢挑战高难度硬件设计、具备良好沟通能力的资深硬件工程师
角色解读
- 可向首席工程师（Principal Engineer）或技术专家方向发展，成为IP领域的权威
- 也可转向技术管理岗位，带领更大的IP研发团队
- 负责高性能物理IP（如USB4, PCIe）的前端架构设计与RTL编码实现
- 协同验证、后端及实验室团队，确保IP从设计到流片及硅后验证的全流程质量
- 解决复杂的技术问题，制定设计规范
- 精通ASIC前端设计流程，深入理解RTL设计、低功耗技术及DFT
- 熟悉主流高速串行接口协议（USB, PCIe等）
- 具备优秀的中英文沟通能力和跨团队协作能力
申请策略
- 准备详细的项目案例，展示如何解决复杂的技术难题
- 强调中英文双语工作能力，因为需要支持全球客户
- 突出5年以上ASIC/IP设计经验，重点描述参与过的具体IP项目（如USB, PCIe）、使用的工具链、以及在低功耗设计和验证方面的具体贡献
- 强化对最新高速接口协议标准的理解，补充SystemVerilog和Python在自动化设计中的应用技能，提升跨部门沟通技巧
面试指南
- 使用STAR法则（情境、任务、行动、结果）描述项目经历
- 对于技术问题，先讲原理，再讲具体实现细节，最后讲优化结果和遇到的挑战及解决方案
- 请详细介绍你过去设计的某个高性能IP项目的架构和难点
- 你是如何在设计中平衡性能、功耗和面积的？
- 请解释一下低功耗设计中的电源岛和隔离技术
- 如何处理与验证团队或后端团队在设计阶段的分歧？
- 你对USB4或PCIe协议的哪些部分有深入研究？
- 复习ASIC设计全流程知识，特别是前端设计与后端签核之间的交互
职位点评
薪资福利80
成长发展90
工作生活75
使命价值85
薪资福利
80较高
作为已上市的EDA巨头，薪资竞争力较强，且福利体系完善，符合市场对高级技术人才的补偿预期。
薪资信号未披露（AI估算：4.5千–7.5万/月）
福利待遇employee-friendly policies、physical and mental well-being、career development、opportunities for learning
成长发展
90较高
职位涉及前沿的IP设计和行业标准制定，技术含量高，且公司提供多元化的学习和发展渠道，极大利于技术成长。
技术前沿前沿/新兴技术
技术栈Advanced Physical IP、USB4-PHY、PCIe、Low power design、SystemVerilog、Python
成长机会Multiple avenues of learning and development、career development
业务类型profit_center
工作生活
75中等
公司强调员工身心健康和团队协作文化，虽未明确提及弹性工作制，但大型外企通常WLB优于国内互联网大厂。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
工作生活平衡focus on the physical and mental well-being
使命价值
85较高
工作在科技行业核心环节，助力全球创新公司开发尖端电子产品，社会影响力和行业价值显著。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号make an impact on the world of technology、deliver extraordinary electronic products、Help us solve what others can’t
创新程度积极采用新技术
楷登电子 的其他在招职位
相似职位推荐
Watch Jobs