楷登电子
Lead Design Engineer - Verification
Lead Design Engineer - Verification
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic验证
Cdc/Rdc
Pcie
Systemverilog
Usb4
Uvm
低功耗验证
值不值得投
81综合评分
综合评分 81
全球头部EDA企业核心验证岗，技术前沿、成长空间大，薪资具竞争力，适合追求技术深度的工程师。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3.5万
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
93 个在招 · 其中芯片设计 20 个
市场机会
选择不多
南京 · 芯片设计 · 8 个在招
职位详情
关于这个职位
该职位负责高性能消费类PHY（如USB4、PCIe等）的IP验证工作，开发和维护基于UVM的验证环境，制定验证计划并驱动覆盖率收敛
需要与设计、固件及全球团队紧密合作，支持前后硅调试，确保IP交付的高质量
最低要求
电子/计算机工程或相关专业硕士/学士学位
年以上数字/ASIC验证相关行业的实际工作经验
熟练使用SystemVerilog和UVM，具备约束随机验证、功能覆盖率和基于断言验证的最佳实践和流程经验
了解一种或多种行业串行标准（如USB、DP、PCIe、Ethernet等）及其链路训练/电源管理/协议分层
具备验证规划和覆盖率驱动签核（signoff）的经验
了解模拟混合信号（AMS）验证的基础知识，以及物理接口IP及其典型应用的系统视角
具备“一个团队”的心态，热衷于创新，拥有积极的工作态度
具备较强的英语和普通话跨职能沟通能力
自我驱动，积极性高
工作职责
作为IP验证团队的贡献者和高级技术工程师，专注于高性能消费类PHY（包括eUSB2v2、USB4-PHY、PCIe、eDP/DP、SATA等）
开发和维护基于UVM的验证环境：测试平台架构、agents/UVCs、sequences、scoreboards、寄存器模型（UVM RAL）和checkers，覆盖从模块级到PHY顶层及控制器+PHY子系统级
根据协议规范和设计文档创建验证计划（vPlan）
定义功能覆盖率模型、断言（SVA）和测试策略（包括边界条件和错误注入）
推动覆盖率收敛和签核质量指标
使用仿真/回归平台（Xcelium、vManager）运行和维护回归测试
分类失败用例，使用波形工具（Verisium/SimVision）调试RTL/测试平台问题，并追踪至根本原因和解决
根据项目要求应用低功耗验证（电源岛、状态保持、隔离）、时钟/复位域交叉检查（CDC/RDC）、X传播、门级仿真和形式化技术
集成和配置串行协议的商业VIP
与固件和设计团队合作，验证固件/硬件交互及PHY启动/配置流程
与设计团队合作进行特性的可测试性设计，支持全球客户的实验室启动和前后硅调试
与项目管理团队紧密合作，与南京及全球多个地区的各类技能团队协作，高质量完成IP交付
为客户发布贡献验证基础设施、方法论和质量保证（QA）
优先资格
在先进工艺节点下，具有高速串行接口链路IP（PHY/PCS/controller）的直接验证经验
熟悉Cadence验证工具套件：Xcelium、vManager、Verisium、JasperGold（formal/CDC）、Palladium emulation
具备低功耗验证（UPF/CPF）、门级仿真和混合信号协同仿真经验
具备脚本和自动化技能：Python、Perl、Tcl、Makefile/回归基础设施
对AI辅助验证有兴趣
具备controller+PHY子系统级验证经验
AI 洞察
优缺点分析
优点
- 楷登电子是全球领先的EDA公司，平台大，能接触到最前沿的芯片验证技术和高速接口协议
- 岗位涉及从模块级到子系统级的全栈验证，技术深度和广度兼具，利于个人技术壁垒的构建
- 跨国团队协作，有助于提升英语沟通能力和全球化视野
- 高速串行协议（如USB4、PCIe）复杂度高，协议规范的学习和调试难度较大
- 具备3年以上数字验证经验，对高速接口协议有浓厚兴趣，且希望在EDA头部企业深耕芯片验证技术的工程师
缺点 / 挑战
- 需要与全球多个时区的团队协作，可能面临跨时区沟通或会议的挑战
角色解读
- 纵向可发展为验证团队技术负责人（Tech Lead）或验证架构师，主导复杂子系统级验证
- 横向可拓展至模拟混合信号验证、形式化验证或AI辅助验证等前沿领域
- 负责高性能消费类PHY（如USB4、PCIe等）的IP验证，开发和维护基于UVM的验证环境
- 制定验证计划，执行覆盖率驱动的验证签核，并处理回归测试中的失败用例
- 与设计、固件团队及全球团队跨部门协作，支持前后硅调试及IP高质量交付
- 精通SystemVerilog和UVM方法学，具备扎实的约束随机验证和覆盖率分析能力
- 熟悉USB、PCIe、DP等高速串行协议标准及其底层机制
- 具备脚本编程能力（Python/Perl/Tcl）以支持验证自动化和回归基础设施
申请策略
- 了解Cadence在高速接口IP方面的产品线及市场定位，面试时展现对公司业务的了解
- 突出在UVM环境搭建、覆盖率收敛及复杂协议（如PCIe/USB）验证方面的具体项目成果
- 强调使用Cadence工具链（Xcelium, vManager等）的实际经验，或快速掌握新工具的能力
- 展示在跨部门/跨国团队协作中的沟通能力及推动问题解决的案例
- 深入复习高速串行协议的链路训练、电源管理及协议分层机制
- 提升Python/Perl脚本能力，了解AI在芯片验证中的最新应用趋势
面试指南
- STAR法则：针对项目经验问题，按照情境(Situation)、任务(Task)、行动(Action)、结果(Result)结构化回答
- 问题排查框架：针对调试问题，按照“复现问题 -> 缩小范围 -> 分析波形/日志 -> 定位Root Cause -> 修复并验证”的逻辑展开
- 请描述一个你主导的基于UVM的复杂验证环境搭建过程，遇到了哪些挑战？
- 在PCIe或USB协议验证中，你是如何处理链路训练或电源管理状态的覆盖率收敛的？
- 当回归测试中出现偶发性失败（fail）时，你的调试思路和流程是什么？
- 请谈谈你对低功耗验证（UPF/CPF）或CDC/RDC检查的理解和实际经验
- 复习SystemVerilog/UVM核心机制及高速接口协议（USB/PCIe）的关键特性
- 准备1-2个自己主导的复杂验证项目案例，能够深入讲解技术细节和难点
职位点评
薪资福利80
成长发展90
工作生活70
使命价值85
薪资福利
80较高
楷登电子作为全球头部EDA企业，薪资福利体系完善，该岗位对高级验证工程师的薪资定位在南京市场具有较强竞争力。
薪资信号市场水准 (2.5千–4.5万/月)
成长发展
90较高
岗位涉及前沿的高速接口协议和先进工艺节点验证，且能使用全套行业领先验证工具，技术成长空间极大。
技术前沿前沿/新兴技术
技术栈SystemVerilog、UVM、PCIe、USB4、Xcelium、Python、CDC/RDC
成长机会develop leaders and innovators、contribute to verification infrastructure, methodology
业务类型profit_center
工作生活
70中等
外企通常注重工作生活平衡，但芯片验证岗位在项目交付期或流片前后可能存在一定的加班压力，JD中未明确说明WLB。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
EDA行业是芯片产业的核心基石，岗位致力于解决行业难题，具有较高的技术使命感和社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号make an impact on the world of technology、We’re doing work that matters. Help us solve what others can’t.
创新程度开拓性创新（行业首创）
楷登电子 的其他在招职位
相似职位推荐
Watch Jobs