Digital Design Engineer/数字IC设计工程师(J11708)

优缺点分析

角色解读

• 积累模块设计经验后，可向芯片架构师或技术专家方向发展
• 参与大型SOC项目，提升系统级设计能力，未来可成为项目技术负责人
• 横向发展可转向验证、后端设计或芯片应用支持等领域
• 负责芯片子模块的数字逻辑设计，使用Verilog编写RTL代码并完成设计文档
• 搭建单元验证环境，编写测试用例，进行模块级仿真调试，确保功能正确
• 参与芯片集成验证和系统验证，配合团队完成SOC或数模混合芯片的集成开发
• 精通Verilog语言，熟悉ASIC设计流程，掌握常用EDA工具（如Synopsys、Cadence等）
• 具备数字电路和微电子基础知识，了解综合、时序分析等后端流程更佳
• 有SOC或数模混合芯片设计经验是加分项，熟悉MCU或Serdes协议者优先

申请策略

• 提前了解豪威的产品线（图像传感器），在面试中展示对行业痛点的思考
• 突出Verilog项目经验，尤其是模块设计与验证的完整案例
• 强调参与过的SOC或数模混合芯片项目，写明工艺节点和工具链
• 列出掌握的EDA工具（如VCS、Verdi、DC等）和脚本语言（如Perl、Tcl）
• 系统学习ASIC后端流程（综合、DFT、STA），提升全流程理解
• 熟悉一种MCU架构（如ARM或RISC-V）或Serdes协议

面试指南

• 对于项目问题，采用STAR法则：背景-任务-行动-结果，突出个人贡献和成果
• 对于技术概念，先给出明确定义，再举例说明应用场景，最后联系项目经验
• 请你简述一个你参与的数字模块设计项目，从规格到验证的全过程
• Verilog中阻塞赋值和非阻塞赋值的区别，分别适用于什么场景？
• 什么是setup time和hold time？违例如何修复？
• 你用过哪些EDA工具？请说说它们的用途
• 如何设计一个FIFO？同步和异步FIFO的区别
• 复习数字电路基础（时序、组合逻辑、状态机）