豪威集团
Sr. Analog Design Engineer-PHY(J11304)
Sr. Analog Design Engineer-PHY(J11304)
发布于 3 天前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Cdr
Dfe
Jitter
Serdes
信号完整性
模拟设计
高速电路
Mass-Production
Transmitter
AI 估算 · 35k–55k
高级模拟工程师在上海市场稀缺，大厂薪资竞争力强，技能门槛高，月薪中位数约45K。
职位详情
关于这个职位
作为高级模拟设计工程师，你将负责豪威集团SerDes产品中模拟IP的设计与验证，支持从调试到量产的完整流程
该职位要求扎实的高速电路设计经验，适合希望在高速接口领域深耕的技术专家
最低要求
MSEE with 3+ years’ experience in highspeed interface circuit design, e.g. transmitter/receiver/DFE/cdr;
hands-on skill in highspeed circuit design;
basic comprehension with highspeed circuit related layout knowledge;
basic comprehension with highspeed design general theory, e.g. jitter/signal integrity;
good team work, self-driven and motivated;
工作职责
responsible for analog IP design in serdes product;
support serdes product debug/verification, CP/FT test that everything lead to Mass-Production;
优先资格
experience of full duplex link based serdes’s verification/debug and Mass-Production will be a big plus;
AI 洞察
优缺点分析
优点
- SerDes是高速通信核心技术，市场需求旺盛，技能保值性强
- 豪威集团为上市大厂，平台稳定，项目量产经验含金量高
- 技术栈前沿，可深入掌握55nm以下先进工艺的高速设计
- 高速模拟设计难度大，需要扎实的理论和丰富的调试经验
- 产品迭代快，可能面临紧凑的项目时间线和高标准的质量要求
- 对版图寄生效应敏感，需与版图团队紧密协作
- 适合有3年以上高速模拟设计经验，热爱技术攻关，希望在半导体模拟领域深耕的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 资深模拟设计专家：深入掌握高速接口技术，成为团队核心技术骨干
- 技术主管/架构师：主导SerDes IP架构设计，推动技术演进
- 横向拓展：向系统级芯片设计或混合信号验证方向发展
- 设计SerDes产品中的模拟IP（如高速收发器、CDR等），从架构到晶体管级实现
- 参与产品调试、验证及CP/FT测试，解决量产中的模拟电路问题
- 与版图工程师合作，确保高速电路的物理设计满足性能要求
- 精通高速模拟电路设计，如transmitter、receiver、DFE、CDR等
- 掌握高速信号完整性理论，能分析jitter、眼图等指标
- 熟悉版图设计对高速电路的影响，具备相关layout知识
- 具备全双工SerDes链路验证和量产经验者优先
申请策略
- 准备一个完整的SerDes IP设计案例，包括关键电路设计决策和问题解决过程
- 了解豪威集团在图像传感器和车载芯片领域的业务，展现对产品应用的理解
- 突出SerDes或高速接口项目的设计经历，包括具体架构和测试数据
- 量化成果：如实现多少Gbps速率、功耗面积优化、量产良率提升等
- 强调全流程参与经验：从spec定义到量产支持
- 补充高速信号完整性仿真工具使用，如HFSS、ADS等
- 加深对SerDes系统级知识（如PLL、DLL、均衡器）的理解
面试指南
- STAR法则：情境(Situation)-任务(Task)-行动(Action)-结果(Result)，结合具体数据
- 技术分析框架：问题定义 → 根因分析 → 方案设计 → 验证结果，展示系统思维
- 对比方案：提出多种解决思路，并说明选择当前方案的原因（功耗、面积、性能权衡）
- 请描述一个你设计的高速模拟电路（如RX CTLE）的关键指标和设计步骤
- 如何优化SerDes链路的jitter性能？从电路和版图角度分析
- 解释CDR的工作原理，以及如何应对工艺角变化？
- 你如何处理高速信号中的信号完整性问题？举例说明
- 描述一次量产中遇到的模拟电路fail，你是如何debug并解决的？
职位点评
71
综合评分
高技术壁垒的模拟设计岗位，薪资优厚，发展空间大，但工作灵活性较低。
更适合这类人
适合强技术驱动、追求前沿技能积累的工程师，愿意为高成长投入时间和精力。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活40
使命价值70
薪资福利
85较高
薪资水平在行业中处于较高区间，上市大厂提供稳定福利，但JD未明确说明具体薪资和福利细节。
薪资信号未披露（AI估算：35K-55K/月）
成长发展
90较高
SerDes是高速通信核心技术，技术前沿性强，项目从设计到量产全流程经验积累价值高。
技术前沿前沿/新兴技术
技术栈SerDes、高速电路、transmitter、receiver、DFE、CDR、信号完整性、jitter
业务类型ambiguous
工作生活
40较低
仅现场办公，未提及弹性工作或WLB措施，半导体行业项目紧张时可能加班较多。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
70中等
半导体行业处于高速增长赛道，芯片国产化趋势下社会价值较高，但JD未提及使命愿景。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs