豪威集团
IC Verification Engineer(J11133)
IC Verification Engineer(J11133)
发布于 3 天前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
学历未注明
硬件工程
Formal Verification
Fpga
Systemverilog
Tcl
Uvm
Gate Level Simulation
Unix Scripting
AI 估算 · 20k–40k
芯片验证岗位技术门槛高，市场需求稳定，上海地区薪资竞争力强。
职位详情
关于这个职位
该职位主要负责IC芯片的验证工作，包括制定测试计划、搭建验证环境、进行门级仿真和覆盖率分析
需要掌握SystemVerilog、UVM等现代验证方法学，并具备C语言和脚本编程能力
工作地点在上海浦东新区，适合有芯片验证经验的专业技术人员
最低要求
Strong analytical, and problem solving skills;
Good knowledge of verification methodology and using random stimulus along with assertion-based verification;
Able to write C code to model RTL blocks for simulation and verification;
Able to write Verilog or system Verilog to create test bench, UVM is a plus;
Knowledge of formal verification is highly desirable, but not required;
Knowledge in languages relevant to the verification including Unix Scripting, Perl and Tcl is strong plus;
Knowledge of Video/ISP/SOC is a plus;
Good communication skills, especially in technical writing and reporting;
Self-motivated and ability to excel in a team environment.
工作职责
Build test plan and verify the function of design, support gate level functional verification, run coverage and regression. Analyze coverage gaps and devise strategy to fill coverage holes
Build IP verification environment
Interfacing EDA vendors for modern verification methodology, access vendors' design verification capabilities and convergence
work in lab to do module level validation and FPGA verification
Other tasks assigned by manager
Scripts study
AI 洞察
优缺点分析
优点
- 芯片验证是IC设计流程中关键环节，技术积累价值高，行业需求稳定
- 使用UVM等现代验证方法学，技术栈主流，职业竞争力强
- 所在公司为上市大型企业，平台稳定，薪资福利有保障
- 验证工作对细致度和耐心要求高，需反复调试和排错，工作强度较大
- 技术更新快，需持续学习新的验证工具和方法，保持前沿性
- 适合逻辑思维缜密、喜欢技术钻研、有耐心和抗压能力的硬件工程师，尤其对芯片验证有热情的人员
缺点 / 挑战
- 跨团队协作频繁，沟通成本较高，需要良好的技术文档能力
角色解读
- 从验证工程师逐步成长为资深验证专家，主导复杂芯片的验证架构
- 横向转型为设计工程师或EDA工具开发工程师，拓宽技术广度
- 晋升为验证团队主管或技术经理，负责团队管理和项目规划
- 制定芯片验证测试计划，搭建验证环境，执行门级功能仿真和回归测试
- 分析覆盖率数据，制定策略填补覆盖率漏洞，确保设计功能正确
- 与EDA供应商合作，引入现代验证方法学，提升验证效率
- 在实验室进行模块级验证和FPGA验证，并编写脚本自动化验证流程
- 精通Verilog/SystemVerilog硬件描述语言，熟悉UVM验证方法学
- 具备C语言编程能力，能够编写RTL模型进行仿真验证
- 熟悉形式验证、断言验证等高级验证技术
- 掌握Unix脚本、Perl、Tcl等脚本语言，用于环境搭建和自动化
申请策略
- 了解豪威集团的芯片产品线（图像传感器等），面试中可展示对业务的兴趣
- 提前准备一个完整的验证项目案例，从计划到覆盖率闭合的流程
- 突出验证项目经验，特别是使用UVM搭建的验证环境案例
- 强调脚本编程能力（Perl, Tcl, Unix）和自动化验证成果
- 展示对覆盖率分析、形式验证等高级技术的应用经历
- 如有FPGA验证或实验室调试经验，务必列出
- 系统学习SystemVerilog Assertions (SVA) 和功能覆盖率的编写
- 熟悉常见EDA工具（VCS, NC-Verilog, ModelSim）的使用和调试
面试指南
- 对于技术问题，先给出概念定义，再结合项目实例说明具体应用
- 针对debug类问题，遵循“复现-隔离-根因分析-修复-回归”的逻辑
- 对于开放性问题，展示系统性思维，如从覆盖率分析谈到验证完备性
- 请描述你搭建一个UVM验证环境的流程和组件
- 如何分析和提高功能覆盖率？
- 谈谈你对形式验证的理解，以及它在验证流程中的作用
- 如果遇到一个随机测试失败，你如何debug？
- 你用过哪些脚本语言？如何用脚本提高验证效率？
职位点评
62
综合评分
上市大厂，主流验证技术栈，薪资市场水准，WLB未明确，适合技术导向型人才。
更适合这类人
适合追求技术成长、不介意现场办公且能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展75
工作生活50
使命价值60
薪资福利
65中等
职位未明确薪酬，但上市大型企业通常提供有竞争力的薪资与福利，不过芯片验证行业薪酬属市场水准，无特别突出优势。
薪资信号未披露（AI估算：20K-40K/月）
成长发展
75中等
技术栈主流（UVM、SystemVerilog），有机会接触先进验证方法学，但JD未提及内部培训或晋升通道，成长主要依赖个人积累。
技术前沿主流现代技术
技术栈SystemVerilog、UVM、Formal Verification、C、Perl、Tcl
业务类型ambiguous
工作生活
50较低
仅现场办公，无远程或弹性工作信息，地点在上海浦东，通勤压力较大，JD未提及WLB相关内容。
工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值
60中等
半导体行业成熟稳定，但验证岗位偏执行层面，社会影响力中性，创新性一般（跟随主流技术）。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs