芯源系统
Senior Digital Verification Engineer
Senior Digital Verification Engineer
发布于 大约 15 小时前普通员工/个人贡献者
成都市
高级经验
全职员工
仅现场办公
硕士
研究与开发 (研发)
Asic
Systemverilog
Tcl
Uvm
半导体
数字验证
混合信号
脚本自动化
功率管理
AI 估算 · 25k–45k
高级数字验证工程师，5年以上经验，半导体行业，成都地区薪资有竞争力，技能稀缺性高。
职位详情
关于这个职位
该职位负责数字和混合信号IC的验证工作，使用UVM和SystemVerilog等工具开发验证环境，编写测试用例并进行调试
你将与数字和模拟设计团队紧密合作，确保芯片功能正确，并参与测试计划制定和覆盖率分析
适合有5年以上数字验证经验的资深工程师
最低要求
MS in Electrical Engineering with 5+ years of experience in verification of digital/ Mixed-signal ASIC design.
Has the ability to follow instructions/tasks according to design specifications/procedures.
Strong knowledge of ASIC development process and digital design techniques.
Strong knowledge of standard DV languages (SystemVerilog, UVM) and in behavioral/RTL coding.
Executing tasks that hit project milestone.
工作职责
Generation of test plans based on design requirements and product datasheets of digital/ mixed- signal IC’s.
Close interaction Digital designers and Analog Designers to develop System Level and Behavioral Models.
Create Digital Verification environments with UVM and SystemVerilog.
Write Digital and Mixed-Signal testcases and assertions/checkers.
Analyze and debug test results, code coverage and functional coverage.
Document and support detailed test plans and reviews.
Develop Verification IPs and standard tests, environments, checkers, etc.
Automation and scripting.
Gate-Level verification.
Knowledge & Use of industry standard ASIC tools/flow for daily work: Digital Simulators, Coverage analysis tools, and formal verification tools.
Good written/verbal communication skills and strong team work/collaboration.
优先资格
Knowledge of power management industry/applications
I2C, I3C, SPI, USB, PMBUS, OTP/MTP, Buck/Boost
Scripting and automation languages like TCL, Python.
AI 洞察
优缺点分析
优点
- 参与顶尖半导体公司的产品验证，技术栈前沿（UVM、混合信号）
- 公司处于快速增长的半导体行业，职业发展前景好
- 成都研发中心，工作环境稳定，薪资待遇在地区内具有竞争力
- 与全球团队合作，提升跨文化沟通能力和技术视野
- 验证工作对细节要求高，需要耐心和严谨性
- 技术更新快，需要持续学习新工具和方法
- 适合有多年数字验证经验、热爱技术深入、希望在半导体行业长期发展的工程师
缺点 / 挑战
- 项目周期紧张，可能需要应对多任务并行和截止日期压力
角色解读
- 成长为高级验证工程师或验证架构师，负责复杂芯片的验证策略
- 转向数字设计或系统级设计，拓展技术广度
- 在半导体行业积累经验后，可晋升为技术经理或团队负责人
- 根据设计需求和产品数据手册生成数字和混合信号IC的测试计划
- 使用UVM和SystemVerilog创建验证环境，编写测试用例和断言，进行仿真调试
- 分析测试结果、代码覆盖率和功能覆盖率，确保芯片功能正确
- 与设计团队紧密协作，开发系统级和行为级模型，并参与验证IP开发
- 精通SystemVerilog和UVM验证方法学，能够独立搭建验证环境
- 熟悉ASIC开发流程和数字设计技术，具备5年以上数字验证经验
- 掌握脚本语言（TCL、Python）进行自动化，了解I2C、SPI等接口协议
- 良好的沟通能力和团队协作精神，能够与设计和模拟团队高效合作
申请策略
- 深入了解MPS的产品线和功率管理市场，在面试中展示对其业务的理解
- 准备一个完整的验证项目复盘，涵盖测试计划、环境搭建、调试和覆盖率闭合
- 突出UVM和SystemVerilog项目经验，特别是独立搭建验证环境的案例
- 强调混合信号验证或功率管理领域的项目成果，展示与designer合作的经验
- 列出脚本自动化（TCL/Python）和覆盖率分析的具体工作
- 如有ASIC流片成功经验，务必重点提及
- 补充功率管理相关协议知识（如PMBUS、I2C、OTP/MTP）
- 学习形式化验证工具或门级仿真技巧
面试指南
- STAR法则：情境(Situation)、任务(Task)、行动(Action)、结果(Result)
- 适合描述项目经历和问题解决
- 技术问题回答：先阐明原理，再举例说明实际应用，最后强调你的思考过程
- 对于冲突处理问题：强调沟通、数据驱动（用仿真波形或log证明）、寻求共识
- 请描述一次你使用UVM搭建验证环境的经历，包括遇到的问题和解决方案
- 如何确保混合信号验证中数字部分与模拟部分的交互正确？
- 你如何分析功能覆盖率和代码覆盖率，并决定何时停止覆盖？
- 请解释I2C协议的基本时序，如果让你验证一个I2C控制器，你会如何设计测试？
职位点评
73
综合评分
技术领先的半导体公司高级验证岗，薪资可观，技术成长空间大，WLB常规。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合重视技术成长和薪资回报的求职者，对工作生活平衡要求不高。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利80
成长发展80
工作生活60
使命价值60
薪资福利
80较高
该职位未明确薪资，但高级工程师在半导体行业通常薪资较高，且公司规模大、发展快，福利完善。
薪资信号未披露（AI估算：25K-45K/月）
成长发展
80较高
工作内容涉及前沿验证技术，与设计团队紧密合作，有技术成长空间，但JD未明确提及培训和晋升。
技术前沿主流现代技术
技术栈SystemVerilog、UVM、混合信号验证、ASIC、门级仿真
业务类型ambiguous
工作生活
60中等
工作地点在成都，现场办公，JD未提及弹性工作或远程，可能为常规办公模式。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
半导体行业稳定增长，但岗位偏向技术执行，社会影响力不直接。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
芯源系统 的其他在招职位
相似职位推荐
Watch Jobs