Watch Jobs
Renesas logo
瑞萨电子
Staff DFT Engineer
立即应聘

Staff DFT Engineer

发布于 大约 15 小时前

普通员工/个人贡献者

Zhubei, Taiwan
高级经验
全职员工
仅现场办公
不限
硬件工程
Asic
Atpg
Dft
Mbist
Soc
Timing Analysis
Low-Power Dft

AI 估算 · 33k–55k

资深DFT工程师，5年经验，台湾半导体薪资中等偏高，新竹科技业集中

职位详情

关于这个职位

This is a senior DFT (Design for Test) engineer position at Renesas Electronics in Zhubei, Taiwan. The role focuses on developing and implementing DFT architectures for complex SoC/ASIC designs, working with scan, MBIST, and test program bring-up. It requires deep expertise in DFT methodologies and timing analysis.

最低要求

Experience: 5+ years of hands-on experience in DFT architecture and implementation for SoC/ASIC.

Skilled in different types of DFT structures, including scan (Stuck-At, At-Speed, Path-Delay), scan compression, boundary scan and MBIST.
Experience in creating and implementing hierarchical DFT architecture in complex SoC.
Experience in Low-Power DFT and MBIST.
Experience in test time and test coverage analysis for scan and MBIST patterns.
Experience in working with test engineering team to bring up production test program.
Extensive knowledge of timing concepts and constraint development.
Experience in developing scan ATPG and MBIST test benches and simulation in pre/post-layout environments.
Experience in RTL is required.

工作职责

The position is for a digital design engineer with DFT capabilities. Responsibilities include DFT architecture, implementation, and working with test engineering for production test program bring-up.

AI 洞察

优缺点分析

优点

  • 全球领先的半导体公司，技术积累深厚，项目资源丰富
  • DFT是芯片设计关键环节，技能稀缺，职业稳定性高
  • 台湾竹北科技园区，半导体产业链完善，发展机会多
  • 公司提供灵活工作环境和员工资源团体，注重多样性
  • 对时序和功耗约束要求精确，项目周期紧迫
  • 需要与全球团队协作，可能存在时差沟通成本
  • 适合有5年以上DFT经验、热爱芯片测试技术、追求专精深度和稳定发展的工程师

缺点 / 挑战

  • 需要长时间专注复杂技术问题，工作强度较高

角色解读

  • 从资深工程师向DFT专家或架构师发展
  • 可转向芯片设计验证、产品工程或技术管理岗位
  • 在半导体行业积累经验，有机会进入国际大厂或创业公司
  • 负责SoC/ASIC芯片的DFT架构设计与实现，包括扫描链、MBIST、边界扫描等
  • 开发ATPG测试矢量，进行测试覆盖率和测试时间分析
  • 与测试工程团队合作，完成生产测试程序的调试验证
  • 精通DFT方法学，包括Stuck-At、At-Speed、Path-Delay测试
  • 熟悉时序概念和约束开发，能进行前后仿真
  • 具备RTL设计经验，理解芯片设计流程

申请策略

  • 了解瑞萨的产品线和在汽车、工业领域的市场地位
  • 准备至少一个完整的DFT项目案例，包含覆盖率提升和测试时间优化
  • 突出5年以上DFT实际项目经验，特别是复杂SoC的层次化DFT架构
  • 详述在扫描、MBIST、低功耗DFT方面的技术细节和成果
  • 展示与测试工程团队合作Bring-up生产程序的案例
  • 强调时序分析和约束开发的能力，可附上相关项目背景
  • 加强低功耗DFT和层次化DFT的实践知识
  • 熟悉主流EDA工具（如Synopsys DFT Compiler、Mentor Tessent）

面试指南

  • STAR法则：情境-任务-行动-结果，清晰展示项目关键点
  • 先阐述原理方法，再结合具体项目经验，最后总结教训或改进
  • 体现系统思维：从芯片设计整体角度考虑DFT对Yield和成本的影响
  • 请描述你设计过的层次化DFT架构，包括扫描链插入和压缩方案
  • 如何平衡测试覆盖率和测试时间？举例说明
  • 解释低功耗DFT的主要挑战和你的解决方案
  • 如何处理扫描链中的时序违例？
  • 与测试工程团队合作Bring-up时遇到过的典型问题及解决过程

职位点评

69
综合评分

资深DFT技术岗，技术前沿，薪资可观，工作强度适中，使命感一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合注重技术成长和稳定回报的资深DFT工程师，对薪资福利和WLB有中等期望。
表现最好
成长发展
相对薄弱
使命价值
薪资福利70
成长发展75
工作生活65
使命价值60

薪资福利

70中等

薪资处于行业中等偏上水平，但未明确披露具体数字，台湾半导体行业福利较好，五险一金及奖金机制完善。

薪资信号未披露（AI估算：33K-55K/月）
福利待遇remote work option、Employee Resource Groups

成长发展

75中等

职位需要高级DFT技能，涉及前沿技术（低功耗、层次化DFT），公司提供职业发展机会和培训，但未明确晋升路径。

技术前沿前沿/新兴技术
技术栈DFT、Scan、MBIST、Low-Power DFT、ATPG
成长机会Launch and advance your career、remote work option
业务类型ambiguous

工作生活

65中等

仅现场办公，但公司提供远程工作选项和灵活环境，工作地点在科技园区，通勤可能较便利。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
工作生活平衡remote work option、flexible and inclusive work environment

使命价值

60中等

公司致力于'让生活更轻松'，产品应用于汽车、工业等关键领域，有一定社会价值，但职位本身偏向技术实现，使命感一般。

行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号To Make Our Lives Easier、sustainable future
创新程度积极采用新技术

瑞萨电子 的其他在招职位

相似职位推荐

Watch Jobs