联发科
Auto硬件专家/资深工程师/高级工程师 MSZ20261016
Auto硬件专家/资深工程师/高级工程师 MSZ20261016
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Bga封装
Dft/Dfm
元器件选型
可靠性验证
客户技术支持
智能座舱
车规级硬件
值不值得投
69综合评分
综合评分 69
车规SIP硬件技术深耕岗，平台稳定、技术壁垒高，侧重专业成长与行业价值实现。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.5万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 480 个在招 · 其中硬件工程 27 个
市场机会
选择面较广
深圳 · 硬件工程 · 约 330 个在招
职位详情
关于这个职位
该职位主要负责智能座舱SIP模组的硬件架构设计与关键器件选型验证，重点攻关车规级可靠性与可量产性技术，并为外部客户提供公版设计验证与技术支持
候选人需具备扎实的硬件功底与丰富的量产经验
最低要求
本科及以上学历，电子、通讯、自动化、汽车类等相关专业，8年以上SIP模组硬件设计经验
熟悉汽车行业国家标准和国际标准，并且能够熟练应用，有实际SIP模组项目量产经验
能够独立承接BGA SIP模组设计，熟悉SIP DFT和DFM，且满足可靠性和可量产性要求
自驱力强，且具备较强的学习能力和良好的逻辑思维能力
具备良好的团队合作精神和沟通能力
能够理解并践行岗位价值，达成个人和公司互相成就
工作职责
，智能座舱的可靠性和可量产性等SIP quality技术研究和项目攻关 2，座舱SIP模组硬件设计、关键器件选型和验证、公版设计验证以及客户技术支持
优先资格
熟悉国际汽车大厂企业标准，有智能座舱和智能驾驶项目量产经验者优先考虑
AI 洞察
优缺点分析
优点
- 依托头部芯片企业平台接触前沿车规生态，技术壁垒高且行业需求旺盛
- 能深度参与从设计到量产的全生命周期，积累稀缺的SIP车规经验
- 车规级硬件对可靠性与良率要求极严，研发周期长且容错率低
- 追求技术深耕、能适应严谨车规流程、具备扎实硬件功底与客户服务意识的资深工程师
缺点 / 挑战
- 需频繁对接国际车企标准，沟通与合规压力较大
角色解读
- 可向首席硬件专家、技术总监方向晋升
- 亦可横向拓展至智能驾驶域控制器或系统级架构设计领域
- 负责智能座舱SIP模组的硬件架构设计与关键器件选型验证
- 主导车规级硬件的可靠性研究与可量产性攻关
- 为外部客户提供公版设计验证与技术对接支持
- 精通BGA SIP封装硬件设计、DFT/DFM规范
- 熟练掌握车规级国际标准及可靠性测试流程
- 具备跨部门协同与客户技术支持能力
申请策略
- 提前研究联发科天玑车规系列及合作车企动态
- 面试时准备1-2个完整的SIP从设计到量产踩坑复盘案例
- 突出独立负责的BGA SIP模组项目数量、量产良率数据及可靠性攻关成果
- 详细列出掌握的车规标准与测试工具链
- 补充AEC-Q系列标准解读、功能安全（ISO 26262）基础知识
- 强化Python/C++用于硬件测试脚本编写的能力
面试指南
- 采用STAR法则结构化陈述项目背景、技术难点、解决方案与量化结果
- 针对可靠性问题，展示“假设-实验-根因分析-迭代验证”的工程思维
- 请分享一个你主导的BGA SIP模组从设计到量产的完整案例
- 如何平衡车规级可靠性要求与项目交付进度？
- 遇到公版设计验证不通过时，你的排查思路是什么？
- 复习SIP封装工艺、热设计、信号完整性基础
- 梳理过往项目中解决EMC/可靠性问题的具体数据
- 了解联发科在智能座舱领域的最新产品布局
职位点评
薪资福利65
成长发展85
工作生活55
使命价值70
薪资福利
65中等
职位描述未明确薪资范围，但联发科作为知名芯片企业，通常提供符合行业标准的薪酬包与完善福利，整体补偿水平趋于市场常态。
薪资信号未披露（AI估算：3.0千–6.0万/月）
成长发展
85较高
岗位聚焦车规级SIP前沿硬件设计与量产攻关，技术栈成熟且行业壁垒高，能提供深度的专业成长与项目历练。
技术前沿主流现代技术
技术栈SIP模组、BGA封装、DFT/DFM、车规级硬件
业务类型profit_center
工作生活
55较低
硬件研发与车规验证通常需驻场实验室，工作节奏受项目节点驱动，WLB未明确提及，整体偏常规研发强度。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
智能座舱与自动驾驶是汽车产业核心赛道，岗位直接赋能终端出行体验升级，具备明确的行业价值与社会意义。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs