联发科
数字IC设计工程师
数字IC设计工程师
发布于 大约 16 小时前普通员工/个人贡献者
合肥市
中级经验
全职员工
仅现场办公
硕士
硬件工程
Fpga
Rtl设计
Soc集成
Systemverilog
半导体
芯片验证
集成电路
AI 估算 · 20k–35k
芯片设计工程师技术门槛高，联发科平台好，合肥薪资低于一线但仍有竞争力，综合月薪2-3.5万。
职位详情
关于这个职位
该职位负责数字IP从规格定义到RTL设计、验证及SoC集成的全流程工作，涉及芯片前端设计的关键环节
你将参与定义IP架构、编写RTL代码、进行仿真验证，并协助软件团队完成芯片测试和客户支持
适合有2年以上经验、热爱芯片设计的工程师
最低要求
微电子、电子科学、通信工程、电子工程、自动化等相关专业，硕士及以上学历
学习意愿高，快速学习能力和解决问题能力
有创造力，善于系统性思考解决问题
开放，友善，积极主动，有效的沟通方式和技巧
有RTL design/Integration/Post-silicon 等一项或多项相关经验
工作职责
依据应用需求，定义IP架构和Design Spec，完成RTL Design、Simulation和FPGA验证等
完成Design在SoC中Integration相关Flow，以及对应的Quality Check和Clean工作
协助Software完成Real Chip相关测试，及客户问题Support等相关工作
AI 洞察
优缺点分析
优点
- 联发科是全球领先的半导体公司，平台大，技术积累深厚，利于长期职业发展
- 数字IC设计是芯片核心环节，技能壁垒高，薪资和稳定性有保障
- 技术更新快，需要持续学习新架构和工具，保持竞争力
- 对细节要求极高，设计和验证过程需严谨，容错空间小
- 适合有2年以上数字IC设计经验、热爱技术钻研、愿意在芯片领域深耕的工程师
缺点 / 挑战
- 合肥作为新兴芯片产业中心，生活成本相对一线城市低，性价比较高
- 芯片设计周期长，工作压力较大，尤其在项目关键阶段可能需要加班
角色解读
- 技术路线：从数字IC设计工程师发展为资深设计专家，负责复杂IP架构
- 横向发展：转向芯片验证、后端设计或系统架构等方向
- 管理路线：积累经验后担任技术主管或项目经理，带领团队完成芯片项目
- 定义IP架构和设计规格，编写RTL代码实现数字逻辑功能
- 进行仿真验证和FPGA原型验证，确保设计正确性
- 将IP集成到SoC系统中，完成时序收敛和物理设计相关流程
- 协助软件团队进行芯片测试和客户问题分析支持
- 扎实的数字电路设计基础，精通Verilog/SystemVerilog
- 熟悉RTL仿真工具（如VCS、NC-Verilog）和FPGA验证流程
- 了解SoC架构、总线协议（如AXI、AHB）和综合流程
- 具备脚本编程能力（如Perl、Python、Tcl）提升效率
申请策略
- 关注联发科合肥分部的业务方向，了解其主攻的通信或消费电子芯片，在面试中展现匹配度
- 提前准备一个完整的设计案例，从需求到验证，用STAR法则清晰阐述
- 突出RTL设计项目经验，特别是从规格到验证的完整流程参与
- 强调使用的工具链（如VCS、Design Compiler）和成功流片经历
- 展示解决复杂时序问题或面积优化等具体案例
- 提及脚本自动化经验，体现效率提升能力
- 若经验不足，可自学SystemVerilog断言和覆盖率驱动验证方法
- 了解业界最新IP互联标准（如CHI、NoC）和低功耗设计技术
面试指南
- 技术问题采用“场景-方案-结果”结构：先说明背景和挑战，再讲具体技术手段，最后总结效果
- 开放性问题（如项目介绍）用STAR法则：Situation, Task, Action, Result，突出个人贡献
- 概念性问题：先给出定义，再结合实际设计例子，展现理解深度
- 请介绍你参与过的一个RTL设计项目，包括架构选择和验证策略
- 如何处理跨时钟域（CDC）问题？举一个实际例子
- 解释Setup time和Hold time，以及如何修复时序违例
- 描述你解决过的一个复杂bug，从定位到修复的过程
- 你对低功耗设计有哪些了解？在RTL层次如何实现？
职位点评
67
综合评分
联发科合肥数字IC设计岗，技术主流、平台优，薪资有竞争力，但加班和WLB需评估。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
最适合注重技术成长和职业发展、能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展81
工作生活45
使命价值65
薪资福利
70中等
薪资水平在合肥有竞争力，但JD未明确薪资范围，福利未提及，需面试确认。
薪资信号未披露（AI估算：20K-35K/月）
成长发展
81较高
技术栈主流（RTL/FPGA/SoC），联发科平台技术积累深厚，有学习成长空间。
技术前沿主流现代技术
技术栈RTL设计、Verilog、FPGA、SoC集成、SystemVerilog
业务类型ambiguous
工作生活
45较低
仅现场办公，未提及WLB和弹性工时，芯片行业项目期可能加班，生活化动机满足度一般。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
芯片行业属于稳定成熟行业，但设计工作对技术推动有贡献，社会影响力中性。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs