联发科
SOC设计工程师(In-System Test方向) MBJ20260430
SOC设计工程师(In-System Test方向) MBJ20260430
发布于 大约 13 小时前普通员工/个人贡献者
北京市
中级经验
全职员工
仅现场办公
本科
硬件工程
Asic
Soc
Tcl
脚本语言
In-System Test
Power/Clock/Reset
AI 估算 · 25k–40k
联发科为知名芯片设计公司，北京IC设计岗薪资处于行业中上水平，考虑2-3年经验与SoC设计难度，月薪2.5-4万较为合理。
职位详情
关于这个职位
该职位主要负责SoC芯片的In-System Test方向设计，包括架构定义、IP的RTL设计、验证及系统集成
你将参与芯片开发全流程，从设计到量产Bringup，适合有2-3年ASIC设计经验、熟悉Verilog和脚本语言的工程师
最低要求
计算机、电子信息工程、微电子或相关专业，本科及以上学历
~3年及以上ASIC/SoC设计领域工作经验
熟练掌握Verilog HDL，熟悉ASIC前端设计流程
具备Power/Clock/Reset架构设计经验
熟悉至少一种脚本语言：Makefile/Tcl/Perl/Python
良好的英文读写能力，具备技术文档撰写及Presentation能力
工作认真细致，具备良好的团队协作精神和责任心
工作职责
参与SoC In-System Test架构设计与功能规格定义
参与SoC In-System Test相关的Power/Clock/Reset子系统架构设计
负责In-System Test IP的RTL设计、验证调试及性能优化
负责IP级与SoC级In-System Test的设计集成与系统整合
参与SoC开发全流程，涵盖Design、Implementation、Verification、Post-Silicon Test及Bringup等环节
优先资格
具备车规级芯片设计或测试经验，如LBIST、Lock-step、ECC等
具备功能安全（FuSa）相关经验，熟悉ISO 26262、AEC-Q100标准
具备车规安全分析经验，如FMEA/FMEDA
熟悉计算机体系结构，了解UFS/eMMC、AMBA等总线协议，有CPU/Fabric IP集成配置经验
熟悉SoC PAD设计、Clock/Reset/Power管理、Bootup流程等
有完整ASIC设计经验，包括RTL Coding、Synthesis、P&R、STA Timing Signoff、IR Analysis等
具备DFT可测性设计理论知识，了解Scan/ATPG/BIST等概念
AI 洞察
优缺点分析
优点
- 联发科作为头部芯片公司，平台大、项目前沿，能接触完整芯片开发流程
- In-System Test方向稀缺，技能壁垒高，长期职业竞争力强
- 工作涉及Power/Clock/Reset等核心模块，技术深度较好
- 若缺乏车规经验，需额外学习功能安全等新知识
- 适合有2-3年ASIC设计经验、喜欢钻研底层硬件、对芯片测试验证感兴趣的工程师
缺点 / 挑战
- 芯片设计周期长，需配合多团队协作，沟通成本较高
- 对细节要求极高，必须严格按时序和规范交付，工作压力较大
角色解读
- 向资深SoC设计工程师发展，深入掌握芯片架构与验证技术
- 可转向系统架构师或技术专家，聚焦测试方法论或车规安全领域
- 积累项目经验后，有机会带领团队或参与更复杂的芯片项目
- 参与SoC芯片的In-System Test架构设计，定义测试功能与规格
- 负责测试相关IP的RTL编码、功能验证和性能优化
- 完成IP到SoC的系统集成，并参与从设计到量产的完整开发流程
- 精通Verilog HDL，熟悉ASIC前端设计流程
- 具备Power、Clock、Reset等子系统架构设计经验
- 熟练使用至少一种脚本语言（Makefile/Tcl/Perl/Python）
申请策略
- 提前了解联发科的产品线（如手机/车用芯片），在面试中展现对业务的理解
- 准备好介绍一个完整的芯片设计案例，突出测试或集成环节
- 突出ASIC/SoC设计项目经验，特别是Power/Clock/Reset相关的设计细节
- 强调脚本能力，列出具体使用过的脚本语言和自动化成果
- 如有车规或功能安全经验，务必单独列出（优先考虑项）
- 补充学习DFT、ATPG、Scan等可测性设计知识
- 了解ISO 26262、AEC-Q100等车规标准，提升行业契合度
面试指南
- 对于项目类问题，使用STAR法则：情境-任务-行动-结果，重点展示设计思路和解决的具体问题
- 对于技术概念问题，先给出定义，再结合实际工作场景说明应用
- 对于标准类问题，展现学习能力，如“我正在学习ISO 26262，了解ASIL等级和验证方法”
- 请介绍一下你参与过的SoC项目，你在In-System Test中承担了什么角色？
- 如何设计一个基于Power/Clock/Reset的测试架构？请举例
- Verilog中阻塞赋值与非阻塞赋值的区别，以及综合中的影响
- 你对功能安全（FuSa）的理解？ISO 26262的基本等级有哪些？
- 脚本语言在芯片设计中的典型应用场景？
职位点评
71
综合评分
联发科SoC设计岗，技术前沿、成长空间大，但工作强度可能较高、WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
该职位最适合注重技术成长和职业发展的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值60
薪资福利
75中等
联发科薪资福利在芯片行业有竞争力，但JD未明确薪资和福利细节，保守评估。
薪资信号未披露（AI估算：25K-40K/月）
成长发展
85较高
职位涉及完整芯片开发流程和前沿技术，技能成长空间大，且优先项指向车规等高价值方向。
技术前沿主流现代技术
技术栈Verilog、ASIC、SoC、In-System Test、Power/Clock/Reset、DFT、ATPG
业务类型ambiguous
工作生活
50较低
芯片设计工作节奏快，JD未提及WLB，北京办公地点可能通勤较长，综合一般。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
芯片行业为国家重点发展领域，但不直接面向终端用户，社会影响力中性。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs