Watch Jobs
MediaTek logo
联发科
Interposer Layout Design Assistant Contractor
立即应聘

Interposer Layout Design Assistant Contractor

发布于 1 小时前

普通员工/个人贡献者

AI 估算 · 4.5–7.5万 · AI 参考估算
新竹市
专家级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Calibre Drc/Lvs
Physical Design
Tcl Scripting

值不值得投

80综合评分

综合评分 80

前沿3D IC技术、大厂平台、高专业成长、潜在高强度

从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。

薪资怎么样

6.0万

比芯片设计中位数高

发布情况

新岗位 · 今天发布

公司情况

这家公司招聘很活跃

约 510 个在招 · 其中芯片设计 约 210 个

市场机会

选择面较广

新竹 · 芯片设计 · 约 240 个在招

职位详情

关于这个职位

该职位主要负责基于3DICC工具的Interposer（中介层）全流程物理设计与Tapeout执行，涵盖D2D布线、PDN流开发及Calibre DRC/LVS签核

需具备深厚的3D IC/中介层设计流程知识，精通TCL脚本自动化，并能协同晶圆厂解决设计规则问题，确保项目顺利流片

最低要求

具备Synopsys ICC2的实际操作经验，能够快速适应3DICC工具

深入理解完整的3D IC/中介层设计流程
拥有扎实的Calibre DRC/LVS执行经验，用于中介层/顶层签核，包括Deck调优和违规分析
精通TCL脚本编写，用于EDA流程自动化
深刻理解中介层设计规则（TSV、微凸块、C4凸块、硅中介层）及制造约束
具备晶圆厂/OSAT流片检查清单及DRM合规性相关经验

工作职责

使用3DICC作为主要设计和集成工具，执行中介层Tapeout全流程

主导3D IC/中介层物理设计——开发/维护D2D布线和PDN流，并执行项目实现直至Tapeout
使用Calibre管理中介层级别的DRC/LVS签核，包括规则Deck设置、违规调试及最终签核关闭
与晶圆厂及OSAT团队紧密合作，解决中介层设计规则相关问题
记录Tapeout程序，识别流程瓶颈，并推动中介层项目的持续改进

AI 洞察

优缺点分析

优点

  • 处于半导体行业最前沿的3D IC技术领域，技术壁垒高
  • 联发科作为头部大厂，平台资源丰富
  • D IC设计复杂度极高，对工具熟练度和工艺理解要求严苛
  • 具备深厚物理设计功底、追求技术深度、能抗压的资深工程师

缺点 / 挑战

  • Tapeout阶段压力大，容错率低

角色解读

  • 可向高级物理设计架构师、3D IC技术专家或项目管理方向发展，深耕先进封装领域
  • 负责高端3D IC中介层的物理版图设计与全流程执行，从布局布线到最终签核
  • 精通Synopsys EDA工具链（ICC2/3DICC）、Calibre验证套件、TCL自动化编程及先进封装工艺知识

申请策略

  • 准备展示过往流片成功案例，特别是涉及TSV、微凸键合等先进封装工艺的难点攻克经历
  • 突出3D IC/中介层具体项目经验，强调在复杂DRC/LVS问题解决及流程自动化方面的成果
  • 深化对3DICC工具的高级功能掌握，加强TCL脚本在复杂流程中的应用能力

面试指南

  • 采用STAR法则（情境、任务、行动、结果），重点阐述技术细节、解决问题的逻辑以及量化成果
  • 请描述你使用3DICC进行中介层设计的完整流程及遇到的最大挑战
  • 如何处理复杂的Calibre DRC/LVS违规，特别是在多层堆叠结构中？
  • 如何通过TCL脚本优化物理设计流程以提高效率？
  • 你对TSV和Micro-bump的设计规则有哪些具体理解？
  • 复习3D IC架构基础，梳理过往项目中关于物理设计、验证及流片的关键节点案例

职位点评

薪资福利85
成长发展92
工作生活60
使命价值75

薪资福利

85较高

联发科作为上市巨头，薪资竞争力强，福利体系完善，符合市场对资深专家的薪酬预期。

薪资信号未披露（AI估算：4.5千–7.5万/月）

成长发展

92较高

3D IC是半导体前沿方向，技术含量高，能提供极佳的专业成长和技术视野拓展机会。

技术前沿前沿/新兴技术
技术栈3D IC、Interposer、3DICC、TSV、Calibre、TCL
业务类型profit_center

工作生活

60中等

半导体行业通常工作强度较大，尤其是Tapeout期间，但作为成熟外企，WLB相对可控。

工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

75中等

参与先进芯片设计，推动技术进步，具有明确的行业价值和技术使命感。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术

联发科 的其他在招职位

相似职位推荐

版图设计工程师-TEG Design Engineer(J21740)

长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万2 小时前发布

Design Engineer (New Grad)

芯源系统 · 新竹市
AI 估算 · 3.5–6.0万11 小时前发布

Design Engineer (New Grad)

芯源系统 · 新竹市
AI 估算 · 4.5–7.0万11 小时前发布

Design Engineer (New Grad)

芯源系统 · 新竹市
AI 估算 · 4.5–7.0万11 小时前发布

版图设计工程师-Layout Design Engineer(J17484)

长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万1 天前发布

Design Engineer (New Grad)

芯源系统 · 新竹市
AI 估算 · 4.5–7.0万1 天前发布

芯片设计类（研发）

中际旭创 · 上海市
AI 估算 · 2.5–4.5万2 天前发布

社会招聘-校园招聘

汇顶科技 · 成都市
AI 估算 · 2.5–4.5万2 天前发布
Watch Jobs