联发科
Advanced CPO Packaging Technology Development & Integration Manager/Engineer
Advanced CPO Packaging Technology Development & Integration Manager/Engineer
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
2.5D/3D封装
Co-Packaged Optics (Cpo)
Fan-Out
Hbm
供应链管理
半导体封装
实验设计 (Doe)
新产品导入 (Npi)
良率提升
值不值得投
73综合评分
综合评分 73
前沿封装技术挑战大、成长性强，薪资有竞争力但WLB可能不明朗。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
4万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 460 个在招 · 其中芯片设计 约 210 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 210 个在招
职位详情
关于这个职位
该职位是联发科的一名高级封装技术开发与集成工程师/经理，负责领导前沿的光电共封装(CPO)、2.5D/3D等先进封装技术的研发与可行性评估
核心职责是推动新产品导入(NPI)、提升制造良率，并与芯片设计、测试、供应链等多方协作，确保封装解决方案成功量产
最低要求
教育背景：电气工程、电子工程、材料科学、物理学、化学、机械工程或相关工程学科的硕士或博士学位
经验要求：6年以上半导体封装研发、工艺集成、新产品导入(NPI)或技术管理经验
有光组件/模块组装与测试、2.5D/3D封装技术或HBM开发经验者优先
资质要求：
精通封装工艺、材料特性和成本结构，包括光组件/模块组装/测试、Bumping、Fan-Out、WLCSP、CoWoS、EMIB和Flip-Chip技术
熟练掌握实验设计(DOE)、失效分析(FA)和芯片流片(Tape-out)流程
熟悉光组件/模块设计与测试，或逻辑与内存(DRAM/HBM)集成架构
具备信号完整性(SI)和电源完整性(PI)的基础知识，了解封装可靠性及常见失效机制，能有效与失效分析和工程团队协作
工作职责
先进封装技术开发：领导光电共封装(CPO)及先进晶圆级/面板级封装技术（包括2.5D, 3.5D集成, EMIB, Fan-Out及其他异构集成方案）的可行性评估与开发
新产品导入与制造良率提升：推动NPI活动从工程验证到量产爬坡，包括制程规划、DOE开发、良率分析、根因调查及制造良率改善
封装解决方案开发：为光电共封装(CPO)、光模块及先进逻辑-内存集成平台（包括HBM和LPDDR技术）开发并实施封装解决方案
技术与供应链管理：与代工厂、OSAT供应商、光组件供应商、模块制造商和基板供应商合作，评估技术能力、进行技术评估、支持成本分析并监督制造准备就绪状态
跨职能项目领导：与IC设计、封装设计、测试、质量和可靠性团队紧密合作，确保技术要求、项目里程碑和产品性能目标成功达成
AI 洞察
优缺点分析
优点
- 直接接触半导体行业最前沿的封装技术（如CPO、HBM集成），技术深度与前瞻性极强
- 在行业领先的公司平台，能参与定义下一代产品形态，影响力大
- 工作涉及技术、工艺、供应链多个维度，能培养全面的技术视野与系统工程能力
- 技术门槛极高，需要持续学习快速迭代的封装技术与光学知识
- 量产良率和成本是硬指标，结果导向的工作性质对执行力与问题解决能力要求严苛
- 适合拥有深厚半导体封装研发背景，同时具备较强项目管理能力和跨部门沟通技巧的资深工程师或技术经理
缺点 / 挑战
- 作为集成与管理角色，需要在复杂的技术要求、项目时间和供应链限制间寻找平衡，压力较大
- 追求技术深度与广度，并愿意在高难度技术挑战中创造实际产出的人
角色解读
- 技术专家路线：深耕封装技术，成为特定领域（如CPO、3D集成）的权威专家，引领下一代技术开发
- 技术管理路线：凭借项目领导经验，带领更大的技术团队，负责产品线或技术平台的整体规划与管理
- 前沿领域拓展：将封装技术与光电、AI芯片等领域结合，向系统级集成解决方案发展
- 领导光电共封装(CPO)、2.5D/3D等前沿半导体封装技术的研发与可行性评估
- 负责新产品从实验室到量产的全流程导入(NPI)，并通过分析改善制造良率
- 开发针对HBM、光模块等先进产品的具体封装方案
- 作为技术接口，管理并协调芯片设计、测试、供应链等内外部团队
- 精通2.5D/3D、Fan-Out、CPO等先进封装工艺与技术原理
- 熟练掌握实验设计(DOE)、失效分析(FA)等工程方法论
- 具备信号完整性(SI)、电源完整性(PI)及封装可靠性的基础知识
- 出色的跨职能沟通与项目管理能力，能协调多方资源
申请策略
- 在申请或面试前，深入研究联发科在先进封装（特别是CPO）领域的公开技术路线图或论文，表明你对业务方向的理解
- 准备几个你遇到过的最棘手的封装工艺或集成问题，以及你是如何分析和解决的，这将是面试的重点
- 详细列出参与的封装技术项目，特别是2.5D/3D、Fan-Out、CPO或HBM相关项目，明确你的角色和贡献（如提升了XX%良率）
- 突出使用DOE解决工艺问题、进行失效分析的具体案例，展示工程方法论的应用能力
- 描述与代工厂、供应商或跨职能团队协作管理项目的经历，体现沟通与领导力
- 系统学习或补充关于光电组件（如激光器、探测器）与封装集成的知识，以匹配CPO技术需求
- 深入了解主流的先进封装工艺（如CoWoS, EMIB）的技术细节、成本结构和供应商生态
面试指南
- 使用STAR法则（情境、任务、行动、结果）来结构化地讲述你的项目经历
- 回答技术比较问题时，从性能、成本、可靠性、量产成熟度等多个维度进行有逻辑的对比
- 对于跨部门协作问题，重点阐述你的沟通策略、建立共识的方法以及最终达成的积极结果
- 阐述DOE时，具体说明因素选择、实验设计、结果分析和最终工艺改进的全过程
- 请描述一个你主导的从NPI到量产的封装项目，遇到的最大挑战是什么？你是如何克服的？
- 你如何评估和比较不同的先进封装技术（如2.5D vs. 3D）在某个特定应用（如AI芯片）中的优劣？
- 如果设计团队要求一个封装上无法实现的技术指标，你会如何与他们沟通并寻求解决方案？
- 请解释在你过去的工作中，你如何使用DOE来优化封装工艺参数以提升良率？
职位点评
薪资福利75
成长发展90
工作生活50
使命价值70
薪资福利
75中等
职位为高级技术岗位，任职于头部半导体企业，薪资竞争力通常处于市场中上水平。但JD未明确提及具体福利待遇。
薪资信号市场水准 (3千–5万/月)
成长发展
90较高
该职位涉及CPO、HBM等当前半导体领域最前沿的封装技术，技术挑战高，且需要管理从研发到量产的全流程，对技术深度和广度均有极大锻炼价值，成长空间显著。
技术前沿前沿/新兴技术
技术栈Co-Packaged Optics (CPO)、2.5D/3D、HBM、Fan-Out、EMIB、CoWoS
业务类型profit_center
工作生活
50较低
JD未明确提及工作模式、加班情况或WLB政策。作为核心技术岗位，且涉及量产与供应链管理，工作强度和现场办公需求可能较高。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
先进封装是支撑高性能计算（如AI芯片）的关键使能技术，具有明确的技术价值和产业前景。岗位工作直接影响产品竞争力，能带来较强的技术成就感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs