长鑫存储
后端物理工程师 Digital Backend Physical Engineer(J21168)
后端物理工程师 Digital Backend Physical Engineer(J21168)
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Design Compiler
Eda工具
Soc集成
半导体
存储器
时钟树
物理设计
芯片设计
逻辑综合
值不值得投
73综合评分
综合评分 73
高级芯片设计岗位，技术前沿、行业前景好，薪资有竞争力但WLB可能一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1790 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 130 个在招
职位详情
关于这个职位
该职位是长鑫存储的后端物理工程师，负责芯片设计中的逻辑综合与物理布局、SOC集成、自上而下设计流程以及高速时钟树实现
你需要从概念到验证完成闭环设计，确保芯片性能与可扩展性，是半导体存储器芯片开发的核心技术岗位
最低要求
电子工程、微电子或相关领域的硕士及以上学历
年以上芯片设计经验，专注于半导体行业（如存储器、处理器等）
具备综合与物理设计的实际动手经验和闭环经验（例如，使用工具如Cadence或Synopsys完成全流程设计）
对芯片集成和方法论非常熟悉，能独立解决集成挑战
熟悉自上而下设计流程，并成功应用于多个项目
具有高速时钟树实现的hands-on和closed-loop经验，包括时序分析和优化
熟练使用EDA工具（如Design Compiler, ICC2, PrimeTime等）
工作职责
综合与物理设计（Synthesis and Physical Design）：负责逻辑综合和物理布局设计，具备实际动手经验和闭环设计经验（从概念到验证的完整流程）
芯片集成与方法论（ Integration and Methodology）：非常熟悉SOC集成流程和相关设计方法论，并主导其在项目中的应用，确保模块间的协同优化
自上而下设计流程（Top-Down Design Flow）：非常熟悉自上而下的设计流程，包括架构定义到实现阶段，提升设计效率和可扩展性
高速时钟树实现（High-Speed Clock Tree Implementation）：负责高速时钟网络的设计与优化，具备实际动手经验和闭环经验，确保时序性能和信号完整性
AI 洞察
优缺点分析
优点
- 技术前沿，直接参与高端存储芯片开发，积累稀缺的半导体设计经验
- 行业高速增长，存储芯片国产化趋势带来稳定职业发展机会
- 公司平台专业，能接触先进工具和方法论，提升工程能力
- 技术难度高，需要深厚的物理设计功底和解决复杂集成问题的能力
- 项目周期长，芯片设计迭代慢，需耐心和持续学习
- 适合具有5年以上芯片物理设计经验，对半导体技术有热情，追求技术深度和行业影响力的工程师
缺点 / 挑战
- 工作可能需现场办公，根据项目进度可能有加班压力
角色解读
- 技术深度上可成为芯片物理设计专家或技术负责人，专注于高端芯片架构
- 横向发展可转向芯片设计全流程管理或研发项目管理岗位
- 行业前景好，可向更复杂的芯片设计如先进制程或AI芯片领域拓展
- 负责芯片后端物理设计，包括逻辑综合、物理布局和时钟树实现，确保芯片性能达标
- 主导芯片集成与方法论应用，协调模块间优化，解决集成挑战
- 参与自上而下设计流程，从架构定义到实现，提升设计效率
- 精通EDA工具如Cadence Synopsys Design Compiler ICC2 PrimeTime进行全流程设计
- 具备芯片物理设计和SOC集成的闭环经验，能独立完成从概念到验证的任务
- 掌握高速时钟网络设计和时序分析优化技术
- 熟悉半导体行业特别是存储器或处理器芯片设计知识
申请策略
- 研究长鑫存储的存储芯片产品线和技术路线，在面试中展示对公司的了解
- 准备详细的技术案例，用STAR方法描述你解决物理设计或集成挑战的经历
- 突出使用Cadence Synopsys等EDA工具完成芯片全流程设计的项目经验
- 强调逻辑综合、物理布局、时钟树实现等具体技术成果和闭环案例
- 展示在SOC集成和方法论应用中的主导角色和问题解决能力
- 列出相关行业经验如存储器或处理器芯片设计项目
- 深入学习先进制程下的物理设计技术如FinFET或GAA架构
- 补充芯片设计方法学知识如DFT低功耗设计以增强综合能力
面试指南
- 使用STAR（情境、任务、行动、结果）方法结构化回答技术问题，突出你的动手经验和具体成果
- 结合项目案例，详细说明工具使用流程和优化方法，展示闭环思维
- 强调问题解决能力和跨团队协作经验，体现对设计方法论的理解
- 请描述你如何完成一个芯片物理设计闭环，从综合到布局再到时序验证？
- 你在SOC集成中遇到过哪些挑战？如何解决的？
- 高速时钟树实现中如何平衡时序性能和功耗？
- 你常用哪些EDA工具？举例说明它们在项目中的应用
- 对于存储器芯片设计，你认为最关键的技术点是什么？
职位点评
薪资福利75
成长发展85
工作生活50
使命价值80
薪资福利
75中等
薪资在半导体行业有竞争力，但具体待遇未披露，需在面试中确认。
薪资信号未披露（AI估算：2千–4万/月）
成长发展
85较高
职位涉及前沿芯片设计技术，有机会深度参与高端项目，技能成长空间大。
技术前沿前沿/新兴技术
技术栈芯片设计、物理设计、EDA工具、Design Compiler、ICC2、PrimeTime、SOC集成、时钟树
业务类型ambiguous
工作生活
50较低
工作地点可能需现场办公，JD未提及弹性工作制或WLB信息，生活节奏可能较紧张。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
存储芯片是半导体行业关键领域，国产化趋势下具有重要社会价值和发展前景。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs