Senior Physical Design Engineer(J14843)

优缺点分析

角色解读

• 可向资深物理设计专家、架构师或后端技术负责人发展
• 随着3D堆叠与先进封装技术普及，该方向在存储与AI芯片领域需求持续增长
• 负责将前端网表转化为可制造的GDSII版图，主导布局布线与时序功耗优化
• 处理IR Drop、EM及DRC/LVS等物理验证问题，确保芯片顺利流片
• 精通ASIC后端物理设计全流程（Floorplan至Route）
• 熟练掌握Innovus、ICC、PT、DC、Calibre等主流EDA工具
• 具备先进工艺节点SoC流片实战经验

申请策略

• 提前了解目标企业Xtacking架构及其物理设计特点
• 准备流片过程中遇到的极端挑战及解决方案，展现抗压与问题解决能力
• 突出具体工艺节点（如28nm/14nm及以下）、成功流片次数及关键指标（面积/功耗/性能提升百分比）
• 详细列出熟练使用的EDA工具版本及解决过的典型DRC/时序违例案例
• 补充3D堆叠（如Hybrid Bonding/TSV）相关知识与低功耗设计技巧
• 关注先进封装与Chiplet趋势，拓宽系统级视野

面试指南

• 采用STAR法则（情境-任务-行动-结果），量化关键指标改善幅度
• 强调工具链自动化脚本开发或流程优化贡献，体现工程化思维
• 请分享一次你主导的时序收敛或IR Drop修复案例，遇到了什么瓶颈如何突破？
• 在先进工艺下，如何处理金属密度不均导致的CMP或应力问题？
• 面对多模块并行设计，如何协调跨团队物理设计进度与一致性？
• 复习物理设计基础理论（时钟树综合、布线算法、寄生参数提取）
• 梳理过往项目中与前端/验证/工艺厂的协作痛点及应对策略
• 了解行业最新PDK特性与良率提升方法