芯源系统
Physical Digital Design Engineer (CN Campus)
Physical Digital Design Engineer (CN Campus)
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic
Lvs/Drc
Tcl
数字后端
物理设计
静态时序分析
值不值得投
76综合评分
综合评分 76
上市半导体大厂校招，技术核心岗，发展性好，薪资市场水准，WLB待确认
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.0万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 130 个在招 · 其中芯片设计 9 个
市场机会
选择面较广
成都 · 芯片设计 · 93 个在招
职位详情
关于这个职位
该职位为数字IC后端设计工程师，主要负责芯片物理设计与实现
工作内容涵盖布局布线、时序分析、LVS/DRC收敛及脚本开发，需与前后端团队紧密协作完成数模混合芯片的物理验证与交付
最低要求
微电子、电子工程或相近专业硕士学历
良好的读写和口头英语能力及团队沟通能力
能独立遵循流程规则，高质量地完成工作
熟悉Perl/TCL/Unix/Python脚本
工作职责
负责物理设计开发，数字和数模混合芯片验证
执行芯片和模块布局、功耗时钟分布、布局布线、静态时序分析以及LVS/DRC收敛
与数字/模拟设计工程师合作，完成定制模拟模块、接口和IP的物理实现
优先资格
有ASIC数字后端或者相关经验优先
AI 洞察
优缺点分析
优点
- 上市公司背景稳定，行业赛道（半导体/电源管理）前景广阔，技术栈主流且硬核，利于长期职业积累
- 适合微电子/EE专业硕士，对硬件底层逻辑感兴趣，追求技术深度且能接受一定工作强度的求职者
缺点 / 挑战
- 芯片流片周期长压力大，对细节和准确率要求极高，需具备极强的抗压能力和严谨的工作习惯
角色解读
- 可向资深IC设计专家、项目技术负责人或跨领域架构师方向发展，深耕半导体核心底层技术
- 负责数字芯片从RTL到GDSII的物理实现过程，包括布局布线、时序收敛和签核检查
- 掌握ASIC后端全流程工具，精通Scripting语言(Perl/TCL/Python)，具备数模混合电路物理设计经验
申请策略
- 准备英文自我介绍，因为岗位要求良好的英语能力
- 关注MPS在电源管理领域的最新动态，展现行业热情
- 突出硕士学历背景，详细列举参与的ASIC项目，强调在时序收敛、DRC/LVS修复方面的具体贡献和工具使用熟练度
- 强化Python/TCL自动化脚本编写能力，复习数字电路基础及时序分析理论，了解最新工艺节点特性
面试指南
- 采用STAR法则（情境-任务-行动-结果）回答项目经验题
- 技术问题先讲原理再讲实践，体现逻辑性和系统性
- 请描述你熟悉的ASIC后端设计流程及关键步骤
- 在时序违例(Timing Violation)较多时，你通常如何分析和优化？
- 请举例说明你使用Perl/Python/TCL解决过的自动化或效率问题
- 数模混合芯片中，模拟模块的物理实现有哪些特殊注意事项？
- 复习数字IC设计基础教材，梳理过往项目中的难点攻克案例，准备英文技术问答，了解MPS主要产品线
职位点评
薪资福利78
成长发展85
工作生活60
使命价值70
薪资福利
78中等
作为已上市的半导体大型企业，提供具有市场竞争力的薪酬和完善的福利体系，稳定性高。
薪资信号市场水准 (1.5千–2.5万/月)
成长发展
85较高
岗位涉及前沿的ASIC物理设计技术，技术含量高，有利于在半导体核心领域深耕和专业技能提升。
技术前沿主流现代技术
技术栈ASIC、Physical Design、Static Timing Analysis、LVS/DRC、Python、TCL
业务类型profit_center
工作生活
60中等
未明确提及弹性工作制，但作为研发岗位，相比销售或生产岗，WLB相对可控，具体取决于项目流片节点压力。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
公司强调可持续发展和为世界供电的技术使命感，属于硬科技领域，具有一定的社会价值感。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号passionate about sustainability、power our world
创新程度积极采用新技术
芯源系统 的其他在招职位
相似职位推荐
Watch Jobs