联发科
FPGA Lead Engineer
FPGA Lead Engineer
发布于 大约 18 小时前基层主管/组长
AI 估算 · 22k–33k · AI 参考估算
HsinChu, Taiwan
高级经验
硕士
全职员工仅现场办公芯片设计
芯片设计
Fpga
Intel Quartus
Pcie
Systemverilog
Tcl
Vhdl
性能分析
值不值得投
76综合评分
综合评分 76
技术领导型岗位，在成熟半导体企业中提供前沿FPGA技术挑战和团队管理机会，但办公灵活性有限。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
28K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 330 个在招 · 其中芯片设计 约 160 个
市场机会
选择面较广
芯片设计 · 约 730 个在招
职位详情
关于这个职位
联发科正在寻找一位FPGA首席工程师，负责领导FPGA开发活动，包括功能原型设计、仿真、性能评估和数据库生成流程
你需要与架构、设计、验证、软件、固件和性能团队紧密合作，定义FPGA实现策略，并提供技术领导力，指导工程师并协调跨职能执行
工作地点在台湾新竹
最低要求
电气工程、计算机工程、计算机科学或相关领域的硕士/博士或同等经验
年以上FPGA设计、实现、原型设计、仿真、验证或性能评估经验
在推动FPGA项目、方法论、计划和跨职能技术执行方面具有强大的领导经验
使用Verilog、SystemVerilog或VHDL具有强大的RTL设计和集成技能
对FPGA实现方法论有扎实的知识，包括综合、布局布线、时序约束、时序收敛、资源优化和比特流生成
具有构建和支持FPGA平台以进行功能验证和性能分析的经验
具有使用FPGA工具（如AMD/Xilinx Vivado、Intel Quartus、Synplify、Questa、VCS或类似工具）的经验
在仿真、FPGA硬件、实验室启动和系统级环境中具有强大的调试技能
具有使用FPGA启动和实验室调试工具（如示波器、逻辑分析仪、协议分析仪和JTAG）的实践经验
具有自动化和脚本语言（如Python、Tcl、Perl或shell）的经验
具有强大的问题解决能力、沟通能力、团队合作能力和技术领导能力
能够在快节奏、多站点的工程环境中有效工作
工作职责
领导FPGA开发活动，涵盖功能原型设计、仿真、性能评估和数据库生成流程
与架构、设计、验证、软件、固件和性能团队紧密合作，理解系统需求并定义FPGA实现策略
推动FPGA功能流程，包括RTL集成、FPGA分区、综合、布局布线、时序约束、时序收敛、比特流生成、启动和调试
推动FPGA性能流程，以支持内部性能评估、工作负载执行、数据收集、分析和性能数据库生成
使用Verilog/SystemVerilog/VHDL设计、实现、集成和优化FPGA逻辑
开发和维护FPGA原型和仿真平台，用于系统验证、软件启用、固件开发和硬件/软件调试
通过启用代表性工作负载、收集运行时指标、识别瓶颈并与架构/设计团队合作改进机会来支持性能分析
定义和改进FPGA方法论、自动化、构建流程、回归基础设施和调试流程，用于功能和性能用例
支持和集成接口，如PCIe、DDR、AXI、Ethernet、SPI、I2C、UART和其他标准协议
提供技术领导，指导工程师，协调跨职能执行，并推动多站点团队的问题解决
AI 洞察
优缺点分析
优点
- 职位技术含量高，涉及FPGA全流程，能积累深厚的芯片设计和验证经验
- 在联发科这样的行业领军企业工作，有机会接触前沿项目和先进技术
- 领导职责有助于提升技术视野和团队协作能力，为职业晋升打下基础
- 新竹作为半导体产业重镇，产业链成熟，专业交流机会丰富
- 工作要求高，需同时处理功能、性能等多维度任务，对综合能力要求严苛
- 芯片设计领域技术更新快，需要持续学习以保持竞争力
- 适合具备10年以上FPGA设计经验、寻求技术领导角色、并希望在大平台上深耕芯片设计领域的高级工程师
缺点 / 挑战
- 多站点协作和快节奏环境可能带来沟通协调压力和时间管理挑战
角色解读
- 可向FPGA架构师或芯片设计负责人发展，深入硬件系统设计
- 通过技术积累转向技术管理岗位，如FPGA团队经理或项目总监
- 参与前沿芯片开发项目，成为行业内的技术专家或标准制定者
- 领导FPGA开发全流程，包括功能原型设计、仿真、性能评估和自动化流程建设
- 与多团队协作，定义FPGA实现策略并解决跨职能技术问题
- 设计和优化FPGA逻辑，维护原型平台以支持系统验证和软硬件调试
- 提供技术指导，带领工程师团队提升整体交付效率和质量
- 精通Verilog/SystemVerilog/VHDL等RTL设计语言和FPGA实现方法论
- 熟练使用Xilinx Vivado、Intel Quartus等FPGA工具链及调试设备
- 具备性能分析、自动化脚本（如Python、Tcl）和跨接口集成能力
- 强大的问题解决、沟通和领导技能，适应多站点协作环境
申请策略
- 研究联发科在芯片领域的最新产品和战略方向，在面试中展现对公司的了解
- 准备清晰的技术方案来回答如何解决FPGA设计中的典型挑战（如时序收敛、调试）
- 突出10年以上FPGA设计、实现和验证的完整项目经验，尤其是领导跨团队项目的案例
- 详细列举熟练掌握的FPGA工具（如Vivado、Quartus）和编程语言（如Verilog、Python）
- 强调在RTL集成、时序收敛、性能分析等关键技术环节的具体成果
- 提供领导团队、解决复杂技术问题或优化方法论的实例
- 深化对高性能FPGA平台和异构系统集成（如与处理器协作）的理解
- 补充自动化脚本和流程优化能力，提升开发效率
面试指南
- 采用STAR法则（情境、任务、行动、结果）来结构化回答项目经验类问题，突出个人贡献和成果
- 结合具体技术细节（如使用的工具、算法、流程）说明解决问题的过程，体现专业性
- 在回答团队协作问题时，强调沟通策略和冲突解决，展示领导力
- 请描述一个你领导FPGA项目从架构到流片的完整经历，其中遇到的最大挑战是什么？
- 如何在多团队协作中确保FPGA开发进度和质量？请举例说明你的协调方法
- 请解释你如何进行FPGA性能分析和瓶颈优化，并给出一个具体案例
- 面对复杂的时序收敛问题，你会采取哪些步骤来解决？
- 你如何设计和维护自动化构建和回归测试流程？
职位点评
薪资福利80
成长发展85
工作生活60
使命价值75
薪资福利
80较高
该职位在联发科这样的已上市大企业，薪资和福利体系预计较为完善，能满足对稳定性和补偿性的基本需求。
薪资信号市场水准 (22K-33K/月)
成长发展
85较高
职位涉及FPGA前沿技术、跨团队协作和领导职责，能提供显著的技术成长和职业晋升机会。
技术前沿前沿/新兴技术
技术栈FPGA、Verilog、SystemVerilog、VHDL、Xilinx Vivado、Intel Quartus、Python、Tcl、PCIe、性能分析
成长机会提供技术领导、指导工程师、跨职能执行
业务类型profit_center
工作生活
60中等
JD未提及远程或弹性办公，工作地点固定在新竹科学园区，可能以现场办公为主，工作强度可能较高。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
半导体芯片设计是高科技核心领域，参与创新性项目能带来较强的技术使命感和社会价值感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs